# o) \, Z! Z) F4 m9 j p 有STM32用户将基于STM32F0芯片的代码移植到STM32F4系列时遇到了些麻烦。其中有个问题跟中断处理有关。有个中断服务程序代码在STM32F0芯片里运行正常，移植到STM32F4芯片并使用同样的程序代码却明显异常，感觉每次中断都进了两次。7 {( f& B3 ?- T2 y, o 经过他一番网上搜索,大致找到了问题原因和解决办法。原因就是他在中断服务程序里做中断请求标志清零的代码放在服务程序的结尾处了，将其挪至服务程序的入口处就可以了。% C. _5 R7 F9 B2 }$ E8 k & }. Z V5 W4 y% n& `6 m" C1 I 问题是解决了，但依然还是有两个小疑问如鲠在喉。 8 p8 K6 R- p+ i" h6 k4 Z8 B6 w/ v 第一个疑问，为什么同样的操作在F0系列正常，而在F4系列却异常呢？仅仅是因为F4系列跑得快？ - v8 |5 e$ ~% Y2 ~; f! ?) @ 其实，这里的主要原因是内核差异导致的。STM32F0系列芯片是基于ARM Cortex-M0内核的微处理器，STM32F4系列芯片是基于ARM Cortex-M4内核的微处理器，二者在内核上存在一些差异，其中一个差异就是，M4内核相比M0内核多了针对写操作的写缓冲以及相应执行机构，这里不妨称之为“缓冲写”单元。 
8 R4 f+ ?, t" K1 g4 r9 H% u2 ] 对于F0系列，由于没有“缓冲写单元”，CPU在做中断请求标志清零时需全程执行直到清零完成才能做中断返回。对于F4系列，由于有“缓冲写单元”协助，在做中断请求标志清零时CPU只需执行相应程序，交代清楚写些什么到哪里即可，具体的写操作就交给“缓冲写”单元完成，然后继续执行后续程序，后面跟F0系列就有点不一样了。由于清零操作代码执行时刻与准备出栈时刻太接近，“缓冲写”单元尚未完成对标志的清零，CPU因而再次进了一次中断服务程序。显然程序再运行一次后，一般来讲那个标志的清零都会完成了。因此，类似情况我们往往最多也就看到进了两次中断。 第二个疑问呢？ 用户发现在使用STM32F4芯片时，即使清中断标志代码放在服务程序的结尾，一般只需在其后面追加3到4个NOP操作后就保证不会发生1次事件进入2次中断服务程序的情况。也就是说，在清中断标志代码后面稍加延时3~5个时钟就能保证清零完成。# C6 ^. ^" k4 Y/ e0 J! _ 5 q3 \, w0 Q1 q$ R* B* R' F0 ^. Y 对于Cortex-M内核的芯片，中断出栈不会少于12系统时钟。这样说来，即使不加那几个NOP操作延时，这12个时钟也足以让清零完成。这意味着出栈后中断请求标志早已完成清零，那么第2次再进中断是依据什么而响应的呢？0 u/ b; z; p! \9 P5 a8 A2 @ ; i* L0 r% X0 {( v& a8 Y 这里就涉及到ARM Cortex-M内核的中断响应咬尾机制。简单点说，当CPU刚执行完某中断服务程序准备出栈返回时，若内核硬件发现外边正有嗷嗷待哺的其它中断请求候着时，就果断决定不做出栈了，立马响应新的中断请求并执行相应服务程序。! z ?; W$ G! C 具体到这里，当STM32F4的中断服务程序里最后一行清中断标志代码执行完后（具体写操作交给“缓冲写单元”了），CPU准备做出栈返回时，由于写缓冲单元尚未完成清零，硬件发现有个中断请求存在，于是乎果断决定放弃出栈，稍作准备后也不做压栈就执行当前中断请求所对应的服务程序，这里就是把刚才的中断服务程序再跑一次。3 x/ q0 ~- H& ]. z& d) a+ F, E 8 i2 t/ L0 }; Q9 P: t9 W' C 看到这里，我们应该明白了，中断再进一次的关键是CPU准备出栈时发现还有中断请求存在，至于出栈时间多长多短已经不重要，因为这时压根就不做出栈操作了。这也就可以解除上面提到的疑惑了。! V- T+ J0 P+ B& R 下图就是示意中断前后两次执行的情况。【假定中断第一次是打断主程序或强占其它进来的】4 Q! f' L! L' y7 z8 T& X& l 
; V }. P% _8 g7 i) Q/ O# Z4 C 第一次进中断时，发生了压栈。第二次进中断是紧跟着第一次中断服务程序之后，未做出栈稍加准备后就开始执行服务程序，之后才做出栈操作。 4 m( J; w# W+ K3 y' b, | 看到这里，或许有人会问上面提到的稍加准备难道不要时间吗？也是要的，如果Flash访问取指延时为0等待的话，最短6个时钟。 
- o- f) }: ?$ `* V 或许有人继续问，这个6个时钟跟平常压栈的10来个时钟是什么关系呢？ 当有压栈时，这个6个时钟就包含于压栈时间里了，它大致用来做中断向量的提取、Exc_return值的拟定等，这些操作跟压栈操作是并行重叠的，有压栈时就不提这几个时钟的时间了，只说压栈时间 对于前面提到的第2次基于咬尾机制进中断的情形，如果希望得到较为直观地体验、感受，可以借助断点，观察栈帧的变化来满足。我们可以明显地观察到中断服务程序运行了两次，压栈只发生一次。1 n! o) D! [, G) `- Z8 G, \ $ U% W& Y# z, i9 N2 t6 ? 转载自: 茶话MCU 如有侵权请联系删除 |
STM32固件库分享，超全系列整理
三创电子(Tcreate)-STM32F030核心板代码
STM32F0 ADC(DMA中断)多通道，注释超详细
FreeRTOS在STM32F030上的移植
分享STM32F051中文参考手册（重制书签版）
游名：STM32F0+Trinamic智能步进驱动芯片TMC5160(最高20A)参考原...
【MCU实战经验】+STM32F030的步进电机加减速
STM32F0的中文技术参考手册（标签处理过）
基于STM32F030硬件SPI经验分享
基于STM32f030硬件I2C经验分享
厉害，这分析能力和对细节的把握让人佩服