编写基础RCC（Reset and Clock Control）

3 l3 {% r3 o2 F6 z- K* q
5 f# B2 f$ ~+ f8 {AHB、APB1、APB2最大频率都是170MHz。

) N) b! k4 \' S/ F3 p

7 d; ~( @0 i3 p2 g& {. F

. g; o; ^* t" U1 [" j( L, t
/ N6 s7 S  B+ y' n时钟树
6 L3 x# A: X( \  i: {

要想配置时钟首先必须要看明白时钟树。
, W. g( h) S( |  @' ]

+ q6 ]! P0 ?4 ?& L' l+ q
/ K5 j. o5 O( e1 z5 _' j8 `
PLL
5 h- Q. K- Z: \+ n7 v! W
' g- z9 o( R# l$ C/ I( S

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

) w! ]# Q: G/ u9 r$ O" H手册上对PLL配置步骤如下图：

6 j" \0 v1 e& T% c. z$ |首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
配置PLL的过程是：
# h" O2 N, E; x
- t, Q; f5 f- k
. P0 B; H/ H$ O5 J$ V

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  
  

0 T! r! T' x; `+ m# o

PWR

* n7 Y% z) n! S& O, @

在不同的工作频率下，对应的电源模式也不一样。

8 B& I, F" ?! d/ @; n' H4 W" A可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：

PWR_CR1的VOS[1:0]对应Range2和Range1：
$ r8 {% ^( e, w1 T! e  x; @

/ f7 U# Q. H% u  O至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：

2 _& X: G" g; j# h0 c

/ \+ K4 |) l; F' W' E

2 w5 k1 q3 y3 ]* B: sg474的R1MODE位与SYSCLK的对应关系如下：
6 e8 F: K/ L) Q

" x# G1 p+ `# R

手册中还介绍了从range_normal切换到range_boost模式的步骤：
6 p) R* z5 O" i' H5 V

. }( P7 P* n% ~

- g) Q. v4 b" S. o* o

. ]: ?6 @9 Z  L. ~: S

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  
  : h! M* d5 B$ Z1 U" k

1 h0 p3 E$ Y; x6 j; m, g, f

FLASH

  s- D; j4 E/ R6 l, J

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

上面提到range_normal切换到range_boost步骤里有这么一句：

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  7 }9 Y6 `; _( O5 u* l
  

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

查阅手册找到这个寄存器：

+ n# n+ o! d" J9 M3 `9 Q) W

% N. Y+ O) _6 v$ N% O3 k# c

- }# S; |# f) g7 l6 q8 g4 K

可以看到LATENCY在最低位：
& f( v2 L8 [* a1 t6 W

& \% c2 g- q/ z1 |

3 m# F$ A" }& B: J* s& ~

5 e* s4 Q# k; f$ `0 l6 j

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

% x6 M, `9 z, Y* S  ~知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

5 {2 C* h3 x* J

8 S0 I: c) v' W0 X6 i+ n

; @3 ]; m8 }4 a# {. G4 `为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。
2 @2 Z  A$ h" @2 ?% e7 \4 J. B  W

8 z. `4 e1 R2 R* \; Y# A/ p( M

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

1 l8 c# q: [$ D, `* U3 \6 n

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

9 r. m, d' R1 ~: J0 V: L

配置函数

$ I# y, {8 X* ?0 s! c2 i, V7 {$ k

有了上面的概念就可以进行编写时钟函数了。
. `9 R( T1 o+ |6 ]步骤如下：

% W8 x( L4 _7 O9 R% j' e

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  . J' h; Z6 T8 ]4 a' i

& a) v  a5 f# i* d6 I# m6 R

1. u8 SYSCLK_140MHz(void)
   " Z4 f3 Z! a2 S, ?# M
2. {
   
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   
6.         if(!temp)//检查是否超时
   & i: f  k% u' Z' R3 G
7.         {
   ) @' V! V4 E% y/ c+ a
8.                 return FAILED;
   
9.         }
   ; b$ r0 s8 z# l( g9 y
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    & ^9 J7 n4 d4 `( l8 x1 k, o. x
11.         temp = 0x2000;
    
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    , k+ l2 F3 D' H: U, n* @: ?" o
13.         if(!temp)//检查是否超时
    
14.         {
    
15.                 return FAILED;
    + M4 m! G- Z' B
16.         }
    - Y; L7 I2 h% q' [( Z
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    
19.         temp = 0x2000;
    
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    ( D5 r$ }, P% h# n
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    ( C. n; f3 D& t' F& X
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    9 r& V8 n6 F' E3 e( c; _
24.         temp = 0x2000;
    2 C+ Q! g; o, Q
25.         while(--temp);//等待系统稳定
    
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    
28.         temp = 0xf000;
    " s/ v5 B: ~0 F* z/ P( `
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    # {) S2 R$ ?! D  b
30.         if(!temp)
    
31.         {
    ; O/ I$ v& ^, U# H
32.                 return FAILED;
    
33.         }
    : t- ?8 @' X# C1 m  j9 Y- S" ?/ e( \: T
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    8 w$ R' x9 |+ f  D) @! V' d# C. x
36.         temp = 0xf000;
    4 k( p! B- g+ ^' u
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    ( s# N. y) z- w+ {, \4 t
38.         if(temp)
    
39.         {
    
40.                 temp = 0;
      C( N1 |. d' l. {
41.                 while(--temp);//等待系统稳定
    5 `0 E5 Q0 [& |* X8 Z8 O- [
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    ( p5 m% r; M/ |9 c6 u
44.         }
    3 X8 a4 @" I4 C# e7 K; o: D
45.         else
    6 W$ N3 S1 c5 B6 e. E& B: f
46.         {
    
47.                 return FAILED;
    
48.         }        
    
49. }

复制代码

( Y% s0 ?& F8 z6 @6 C+ n# s

然后就配置结束了，通过定时器验证确实为170MHz。

9 g( \- z4 c& ~) R9 o/ K# Y

附录：RCC寄存器
( m7 e9 l5 n; p' M1 Z% W
. F4 I# @9 X! r6 `# Q' H/ s2 a

最后：

附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

1. //================================RCC->CR========================================
   - i3 I8 N, @# E$ J
2.         RCC->CR |= 0                //default: 0x0000 0063
   * [7 i. b% N& ~# Q& T" v  n
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   3 A9 H+ ~4 v3 V" Z
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   2 ]% n1 g" {# @2 F* K" P, A7 k3 ~6 C
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   1 N  Z. C6 Z' A# X' b  P6 p
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   ) b/ r! B3 u# i, E
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   5 m+ q5 u7 b- f
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    
12.         ;
    2 K2 I" H9 V6 s9 _" @$ [
13. 
    4 P9 H5 o( Q- E2 H
14. //================================RCC->PLLCFGR ========================================
    $ U  G  Y* k; M- c- B
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    1 {8 ?  O2 H' \; d* `* G
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    
18.                                                                 // 00001: Reserved.
    
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    
20.                                                                 // ....
    " {5 T8 E% T0 Z$ H
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    6 z4 O2 z' l6 l% W
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    ! W$ w- m' M! I$ d6 w+ n. Q
25.                                                                 // 10: PLLR = 6
    + M! U7 q/ v& D% h+ {, ~; P
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    ' j5 M) |0 ?/ ^" N; z$ t% w
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    - T3 _+ g/ g1 e8 a) {5 a) ^, n
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    & f6 M7 _9 D- J# p8 g. Q# V: |4 E
34.         //----------------------- VCO = 280MHz
      u# ~3 T& ]3 Q3 I9 ]4 r) m
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    ( l" l  U, s4 e; A; M& ^+ ?; g
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    , f- q' a' X' G, l" B
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    7 N4 e: m9 [8 s3 H
38.                                                                 // ...
    ! p; ^; V8 J& @8 e5 K9 z# q
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    0 m5 O" D' Z" V8 e9 J9 d
40.                                                                 // 0001000: PLLN = 8
    8 I$ o# f4 @& x
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
    
43.                                                                 // 1111111: PLLN = 127
    
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    / A; E$ a" O: v( V! v. |
45.                                                                 // 0000: PLLM = 1
    4 X' V; R2 n1 o9 J# w
46.                                                         ///        // 0001: PLLM = 2
    + X4 M! n( U) d- x: w
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    1 e, |5 @' I, p* D* ]! S
49.                                                                 // 0100: PLLM = 5
    
50.                                                                 // 0101: PLLM = 6
    . u2 B4 P! u4 X3 m* p& Z
51.                                                                 // 0110: PLLM = 7
    1 X8 q9 Z, z* i* ^) w1 w, S
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    6 Q  j# ^; A! O
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    % m- B* J" ^! n. c, C
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    
57.                                                                 // 00: No clock sent to PLL
    
58.                                                                 // 01: No clock sent to PLL
    3 Q( u2 ?" M! e* Y
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    " {) ~" j# A; K, Q9 c& r" e8 r/ c
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    ! c  ?. X) X7 C& ^$ B! h9 M
61.         ;
    
62. 
    
63. //================================RCC->CFGR========================================
    
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    ) `5 ^7 n* s' T
66.                                                                 // 000: MCO is divided by 1
    
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    . j( m2 c2 q, X
69.                                                                 // 011: MCO is divided by 8
    " P5 N' B. T" a, D
70.                                                                 // 100: MCO is divided by 16
    
71.                                                                 // Others: not allowed
    
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    ' P5 e# ^- T5 B) _  Z5 l
76.                                                                 // 0011: HSI16 clock selected
    5 g' e5 ]+ \! [% l
77.                                                                 // 0100: HSE clock selected
    
78.                                                                 // 0101: Main PLL clock selected
    7 Y; z1 {$ r. A$ W
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    ' x: a2 K- y" X& `# l2 n
81.                                                                 // 1000: Internal HSI48 clock selected
    , [) h8 A8 _2 _6 Y4 z0 ^8 G
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    
83.                                                                 // 0xx: HCLK not divided
    # n# U0 V9 I4 N. a8 T( V
84.                                                                 // 100: HCLK divided by 2
    
85.                                                                 // 101: HCLK divided by 4
    
86.                                                                 // 110: HCLK divided by 8
    $ }% Q$ @$ @( y4 J" U" d/ K
87.                                                                 // 111: HCLK divided by 16
    $ b  l4 _; w! o# f+ c% o4 j
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    
89.                                                                 // 0xx: HCLK not divided
    
90.                                                                 // 100: HCLK divided by 2
    
91.                                                                 // 101: HCLK divided by 4
    
92.                                                                 // 110: HCLK divided by 8
    . u* }# F/ n0 U+ o* D& b3 ]
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    
95.                                                                 // 0xxx: SYSCLK not divided
    8 n1 T8 H) u5 ~* V! o
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    
98.                                                                 // 1010: SYSCLK divided by 8
    
99.                                                                 // 1011: SYSCLK divided by 16
    
100.                                                                 // 1100: SYSCLK divided by 64
     : F6 E4 M- P" A5 ^9 X
101.                                                                 // 1101: SYSCLK divided by 128
     5 ^# C5 t; J. l8 ^# T
102.                                                                 // 1110: SYSCLK divided by 256
     / D& Q) h% S% r( t
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     9 ]4 t, l. E( c$ C3 S4 w! F4 R9 l
106.                                                                 // 00: Reserved, must be kept at reset value
     - Z# r) h  S/ V) b
107.                                                                 // 01: HSI16 selected as system clock
     + j5 ]; H7 ^: W+ p  H
108.                                                                 // 10: HSE selected as system clock
     4 b: k$ Z7 y( z% o+ R9 }
109.                                                         ///        // 11: PLL selected as system clock
     $ p$ n# |1 }) _9 v( L3 v  L# X( D
110.         ;

复制代码

下面是RCC寄存器：

1. void RCC_Init(void)
   
2. {
   
3.         //--------------------------------------------------------------------------------------//
   
4.         //---------------------------------------- AHB1 ----------------------------------------//
   " ~: \; _& |6 |3 I. p5 X
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   # e- r4 M" u: b% F: @7 v
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   1 X% O9 W. B% Z2 ?3 e( O% F, v# a
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    " P, n& T3 H' k
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    ( W4 c/ c8 j0 |. j2 @+ A& u
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    2 K# C3 j% U1 ^
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    . N& j  i2 H! {- W7 _( h5 {8 [
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    & G: i) l6 Y! ?) G( U/ \
24.         
    
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    # V* f5 \& ?. r. j0 }
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    * O( k5 l$ U1 }) u/ r9 o: \
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    ( ?$ A* g, I2 Y$ x/ j
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    6 C5 x3 [% M6 T: d2 Z
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    7 `9 Y: y; q: i# G# c* X
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    ' I) H: I6 j: Q9 K5 p7 `
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    
36.         //--------------------------------------------------------------------------------------//
    
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    ' u1 F& a( L# _/ C, s( T
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    ( A6 d8 {3 v' F' x4 u+ J, X
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    ' g* L- b# Z7 t6 t
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    9 {! C, X" I4 @+ u
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
    
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    7 _% [7 t" K' M2 c  d
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    ; }$ l2 h2 y9 ?, U6 x
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    & I. B/ e$ r; z
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    9 U1 a, g7 i* v$ k
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    
53.         ;
    6 P/ m: W& ^/ j9 [+ i
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    ) `/ v1 g3 r& ]
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    3 x: W) Y& L9 o
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    6 y: i# g$ ]5 ~$ |( b
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    8 H! f' Y5 c" s* e! \3 @8 I
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    8 Y+ _" \. \# c6 v5 @4 G. l. X8 n
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    ) p1 a& \( g" J9 ]. v
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    ; ?4 i$ R3 [& A* v5 N, `7 |9 }, C# l
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    ; \# \9 @! T2 X: T) D3 ?1 p/ g$ \4 n6 C
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    : L' f& P* E/ g* W" r6 I
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    7 _" P' c, W9 W1 l# _5 ~
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    * t# n7 d8 P+ _* F3 f9 q  S9 h
70.         ;
    + a! g+ c! ~3 @- m' b6 P% f
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    ' t4 w+ l$ w9 j1 c0 U/ P3 t
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    2 q: A! c( K% n6 r: Y5 |, N
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    9 x0 s2 S$ l. P" `+ ?: X
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    6 s3 X" j) u2 l4 ~
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    & n0 m* P- X5 J6 Y* [; n
86.         ;
    ) w( ~" A6 F) _3 U" u0 O9 T
87.         //--------------------------------------------------------------------------------------//
    
88.         //---------------------------------------- AHB3 ----------------------------------------//
    
89.         //--------------------------------------------------------------------------------------//
    
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    5 z  h. @  D* R2 B6 n' T
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    - r$ b. J  Z8 l& x7 X" Z
97.         ;
    3 Y2 Q- s; p% ]& `- Q/ k! p9 T
98. 
    ' }* i. J1 a- s3 d5 S( p
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    : S0 S7 R+ @/ O
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     - A9 a  M9 c* h. f. k! G
102.         ;
     ; y6 y; ?6 R2 y( L. a
103.         //--------------------------------------------------------------------------------------//
       ?, \7 A) F! n: b2 b8 B
104.         //---------------------------------------- APB1 ----------------------------------------//
     
105.         //--------------------------------------------------------------------------------------//
     6 f; [, P0 R! Z, C0 N' k" p2 {9 t
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
       h9 |6 E! }5 q
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     8 [$ P- ~- ?3 j6 J! T
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     " ^9 r8 D7 y/ M+ ?7 @
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     ! q9 d, `: Y0 L
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     ( E9 b* y7 R5 A$ \0 @8 ^
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     ' N2 a, E5 v* C+ F! |! S
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     ' W* {- u8 Q9 D5 f+ l
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     ! \9 T  ^# B4 ]! e& E" |! H1 z' S# U
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     8 w, ~3 J6 P; o) l+ J
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     ; V( O# Q4 {7 `$ ~- R( n* |6 y
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     0 T5 x/ M& R9 m* b- O8 r$ N
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     * Q7 o( @2 ]! t9 d- j5 Y
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     ) f& ~! Z$ R( P! m' f
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     ; i) g* B! m. C; n: O( N" }
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     8 U$ y3 Y/ `1 m/ P6 g
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
       S% F) P' d8 @8 `( b% P% b: b8 j
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     $ ?8 N3 a( t/ m0 I6 S! K1 x$ }
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     2 _% c6 a& e) i: O+ x
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     5 P. A! [1 H# |; a7 A
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     1 p& {5 |+ ?% ?
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     ( S) O* o6 o. b& t; I
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     : e1 m, a. p! J; I, Y8 H  D
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     9 Z. n* Z- W  r
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     - H8 m( w8 }, Q) f7 h0 h
149.         ;
     2 {8 _  Y- _$ ?% s5 j: k6 @' C) Z
150. 
     
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     . ~4 m9 h: C& F) R6 \
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
       k3 v, }( |) [8 _8 w5 R
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     ! a9 E$ [4 ]+ N( g& O
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     ' n2 N# c1 s7 g
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     . Q0 u# @6 I3 f6 k' P- u
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
     
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     4 X/ v! \0 i( a
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     - _9 G1 K' R% d! t
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     5 f, M! Q1 Q2 ^# U4 C- ]. H' L
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     ! b* Z, L7 t, B4 R7 |. T% x/ Z
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     ! k. H# |( a0 _5 A2 T
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     : ~7 B  V6 D6 @; {/ N6 S) B% H" A
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     
175. 
     
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     ; j7 ^( n( ?9 P9 J
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     ! Y2 {% \3 A. P/ z
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     9 T. m8 P9 v9 J
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     6 E- s' Q# s( m2 }; V' N% ^
181.         ;
       N, n+ t+ e$ \3 U
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     ' D& |: O. C7 e# L$ Q
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     
186.         ;
     ' ?3 F0 W6 S* P: U1 |/ i" [+ e
187. 
     % R8 Z! ~8 I6 z) _
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
     
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     7 b( g. O" b4 x& a1 Z- N
192.         ;
     1 J& W0 [& q9 H- v* ^
193.         //--------------------------------------------------------------------------------------//
     ( C" n! A! H; \  Q
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     5 K2 B: P! M+ Z, m. t8 Q9 u3 A
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     , J  @# T. p8 h. b
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     - z* {; k3 A: g3 O
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     , c( ~( W8 m8 u$ b) M
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     . b$ @. w' B( o0 v% ?# S: l
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     ' @7 b5 A& X, Z  Q4 ~
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     0 v. d7 N& P" I9 H2 i* u3 T2 I" v; k
209.         ;
     
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     " F  r: g7 J  R9 E$ `! u
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     ' T6 j& x8 a4 c# f% P9 P7 p- t8 A& j
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     : }8 Q  `% z: J- U
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     ! H& N# a9 e- E& D, Q% ^
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     1 X  z# S' X. T" h
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     ! b( C1 `; i4 K6 g
223.         ;
     % X" r. |. j* `  j. c1 O
224. 
     % x  j* |  r- [6 Q
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     - E2 x- s6 @: U  y; Y+ i9 H
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     4 f4 `. _( J2 f
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     8 m' R/ K8 n" l. L3 ^4 D
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     2 a7 i& N. g  t6 }; |5 q( [
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     # Y+ o+ O1 s! P+ l
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     1 g3 x3 P% T. H7 w7 u+ g
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     3 Z5 t' G' s  Q! u
238.         ;
     
239. }
     9 \4 w9 Z7 C( ~: f0 p' f" \0 Y

复制代码

4 c" g$ l8 j7 A4 @1 @
6 D+ |0 Q6 L; D/ e  `3 C4 V7 @