你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

PCB板边缘的敏感线为何容易ESD干扰

[复制链接]
Canly 发布时间:2020-6-30 11:15
[现象描述]
某接地台式产品,对接地端子处进行测试电压为6KV的ESD接触放电测试时,系统出现复位现象。测试中尝试将接地端子与内部数字工作地相连的 Y电容断开,测试结果并未明显改善。

# P1 R$ B0 S5 q$ C2 j
[原因分析]
ESD干扰进入产品内部电路,形式多种多样。对于本案例中的被测产品来说,其测试点为接地点,大部分的ESD干扰能量将从接地线流走,也就是说ESD电流并没有直接流入该产品的内部电路,但是,处在IEC61000-4-2标准规定的ESD测试环境中的这个台式设备,其接地线长度在1m左右,该接地线将产生较大的接地引线电感(可以用1u H/m来估算),在静电放电干扰发生时(即图1中开关K闭合时),高的频率(小于1ns的上升沿)静电放电电流并不能使该被测产品接地点上的电压为零(即图1 中G点的电压在K闭合时并不为零)。这个在接地端子上不为零电压将会进一步进入产品内部电路。图1已经给出了ESD干扰进入产品内部PCB的原理图。
& Y# `+ O! u5 W- b7 ~
11.png
, W4 W7 \) o) Y
从图1中还可以看出,CP1:(放电点与GND之间的寄生电容),Cp2:(PCB板与参考接地板之间的寄生电容),PCB板的工作地(GND)和静电放电枪(包括静电放电枪接地线)一起形成了一条干扰通路,干扰电流为ICM。在这条干扰路径中,PCB板处在其中,显然PCB在此时受到了静电放电的干扰。如果该产品还存在其它电缆,这种干扰将更为严重。
干扰是如何导致被测产品复位的呢,经过仔细检查被测产品的PCB之后发现,该PCB板中CPU的复位控制线布置在PCB板的边缘,并且在GND平面之外,如图2所示。
再来解释一下为何布置在PCB边缘的印制线比较容易受到干扰,那应该从PCB板中的印制线与参考接地板之间的寄生电容谈起。印制线与参考接地板之间存在寄生电容,这个寄生电容将使PCB板中的印制信号线受到干扰,共模干扰电压干扰PCB中印制线原理图如图3所示。
从图3可以看出,当共模干扰(相对与参考接地板的共模干扰电压)进入GND后,会在PCB板中的印制线和GND之间产生一个干扰电压,这个干扰电压不但与印制线与PCB板GND之间的阻抗(图3中的Z)有关还有PCB中印制线与参考接地板之间的寄生电容有关。
假设印制线与PCB板GND之间的阻抗Z不变,则,当印制线与参考接地板之间的寄生电容越大时,在印制线与PCB板GND之间的干扰电压Vi越大,这个电压与PCB中的正常工作电压相叠加,将直接影响PCB中的工作电路。

, R- x+ N) n" e, o: V. j4 n
22.png
' ]+ L: c2 r& X
33.png
3 V/ x3 m' s7 w$ ]9 B
显然,对于本案例中的电路设计,由于PCB中的复位信号线布置在PCB板的边缘并且已经落在GND平面之外,因此复位信号线会受到较大的干扰,导致ESD测试时,系统出现复位现象。
- F9 R, J- E3 q# F* S  N
【处理措施】
根据以上的原理分析,很容易得出以下两种处理措施:
1、重新进行PCB布线,将复位信号印制线在PCB上左移,使其在GND平面覆盖的区域内,而且远离PCB板边缘,同时为了进一步降低复位信号印制线与参考接地板时间的寄生电容,可以在复位信号印制线所在的层(本案例为4层板,复位信号线布置在表层)上空余的地方铺上GND铜箔(通过大量过孔与相邻GND平面相连),如图5所示。
- D, n- s; ]3 R- l9 v6 W8 j
55.png
. i, w: @6 O. k' s
2、在受干扰的复位印制线上,靠近CPU复位管脚的附近并联一个电容,电容值可以选在100pf~1000pf之间。
# c8 Q' F' r- u$ H6 {$ r

9 a- V, {$ C: J% N' k# D3 [
收藏 2 评论2 发布时间:2020-6-30 11:15

举报

2个回答
bjflsk 回答时间:2020-6-30 11:28:54
谢谢分享!
米兰的无线电 回答时间:2020-7-2 11:15:51
谢谢分享

所属标签

相似分享

关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新和工艺
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版