STM32H7的FMC外设在DCACHE使能时运行不正常

前言
前段时间接到一个客户的问题。客户描述在使用STM32H7的FMC时，如果使能了DCACHE，就运行不正常。数据没有写到FMC外部的存储器里，测量FMC接口也没有波形跳变。而不使能DCACHE工作就是正常的。
( e1 |/ ^9 a8 d3 f0 v其实对于这个问题，如果了解STM32H7的架构的话，就很容易理解了。下面我们就来看一看到底是什么原因让客户觉得使能DCACHE后FMC就工作不正常了。
1 o5 P0 y2 l' h" [; r- H/ H
3 b7 _5 u0 `, ?2 v3 G& s! GSTM32H7的架构
下面是STM32H7架构图中和FMC相关的部分。从图中可以看到，STM32H7是基于Cortex-M7内核，在内部的Cortex-M7内核里带有一个16KB的DCACHE和一个16KB的ICACHE。内核通过AXIM总线连接到的64位的AXI总线矩阵，通过这个总线矩阵连接到FMC接口。也就是说，当DCACHE使能的时候，对FMC接口上的存储器的操作是经过内核的缓存(CACHE)的。
4 W! d. c" z  p, F
6 P/ J5 V$ \* [/ @1 r- ?$ F
使能了CACHE的好处就是可以提高内核访问存储器的速度。为什么使用缓存能提高速度呢？是因为在操作可以被缓存的存储器的时候，内核不是每次都去直接操作这些存储器，而是从缓存里读取数据，或者将数据先写到缓存里。看到这里，是不是觉得和前面客户说的现象有点联系了。
' a, h6 @) d4 x9 N! I( ?, F
5 o, }; u4 H1 ^. L5 ?, I" q3 cCache的操作
( e) w& [/ ^' R9 t1 z- p9 s1 v& a简单的说缓存工作时有两种方式：回写和透写。

1 o7 X5 M$ H8 S8 ~" g9 B4 _/ Q! ]回写就是数据只写到缓存中，等以后再同步到下一级存储器中。
/ A+ D0 u) y0 ]6 }( X透写就是数据每次都同时写到缓存和下一级存储器中。这种方式可以解决数据不一致的问题，但同时也会消耗更多的总线访问。
  B: i% t( X# j缓存的操作方式，在启用缓存后有一个默认的设置 。也就是下面这张表：

! O- A  m! O7 \" Q# h! P请参考AN4839了解更多的关于Cache的使用说明。
: J# |8 k6 v% w1 }
4 s$ I9 K0 ?0 L% w% y' P! r; f问题分析及解决
& y+ E; {4 _5 G% S) [& W% w: t客户是通过FMC的NOR存储控制器外接一个FPGA。映射的地址范围是0x60000000~0x7FFFFFFF。从上图可以看到，它默认的缓存操作方式是WBWA（回写写分配）。也就是说，当打开DCACHE后，所有对该地址范围的操作都会先到缓存。这也解释了为什么客户发现数据没有真正写到外部存储器中。客户的数据需要实时写到FPGA中进行计算。所以对这个应用场景，回写的设置就不合适了。
# w, {# I6 {) a! X对于客户的这个应用，可以通过MPU来进行配置，将0x60000000~0x7FFFFFFF范围地址的CACHE设置为透写的方式，这样数据就会实时的写到FPGA中去了。
7 A" `1 D8 R7 W针对这种情况，我们可以通过MPU来解决这个问题。
通过MPU，可以配置不同存储器空间的访问权限和Cache策略。HAL库里面提供了对应的函数和例程，参照例程用下面这段代码就可以解决客户的问题了。数据每次都是直接写到FPGA中，而不是缓存到内核的DCACHE中。


- ?; h% u+ t* Q$ B总结
# o( K6 k, ~# s1 x8 O9 t/ L" e& ^  T0 lCACHE的使用可以帮我们提高程序运行的性能，但也会带来缓存和二级存储器数据不一致和缓冲不击中带来的程序执行的时间不确定的情况，需要客户根据实际的应用来进行选择。对于实时性要求高的数据，可以像前面一样使用MPU配置成透写的方式，或者将数据放到DTCM RAM中。另外，在本文中只用MPU配置了FMC映射的部分存储区域。在实际使用中，应该对所有用到的存储空间（比如Flash， SRAM区）的属性根据实际情况进行配置，以免引起其他的问题。详情请参考AN4838.

/ e0 v2 q, e: S
6 ?8 a0 ]( F' M9 H0 \" b4 U0 A  R文档下载1>>         文档下载2>>       更多实战经验>>   

9 [) e2 d1 u/ K2 n, L3 M1 R

都用上H7做项目了。