请选择 进入手机版 | 继续访问电脑版

你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

PCB设计时,晶振的layout显得尤其的重要

[复制链接]
gaosmile 发布时间:2020-10-29 18:20
晶振有两个比较重要的参数,频偏和温偏,单位都是PPM,通俗说,晶振的标称频率不是一直稳定的,某些环境下晶振频率会有误差,误差越大,电路稳定性越差,甚至电路无法正常工作。

& e0 \, V( g' I2 z, F7 T# f
所以在PCB设计时,晶振的layout显得尤其的重要,有如下几点需要注意。

) B; K  G1 \, `
✔ 两个匹配电容尽量靠近晶振摆放。

, ~5 V, ^: R5 p" G5 l
微信图片_20201029181916.jpg

9 N. P- i3 j5 K8 z+ Q; C; I: D
晶振由石英晶体构成,容易受外力撞击或跌落的影响,所以在布局时,最好不要放在PCB边缘,尽量靠近芯片摆放。

3 V6 D$ S0 Y* R/ k# V
晶振的走线需要用GND保护好,并且远离敏感信号如RF、CLK信号以及高速信号。
* }, r# ~3 h: S! p/ E
在一些晶振的PCB设计中,相邻层挖空(净空)或者同一层和相邻层均净空处理,第三层需要有完整的地平面,这么做的原因是维持负载电容的恒定。

7 k& D  R0 A9 G9 j
晶振负载电容的计算公式是:
CL=C1*C2/(C1+C2)+Cic+Cp

7 o' p% Q6 h1 K& R' {% }. |
Cic为集成电路内部电容,Cp为PCB板的寄生电容,寄生电容过大,将会导致负载电容偏大,从而引起晶振频偏,这个时候减小匹配电容C1和C2可能会有所改善,但这也是治标不治本的措施。
1 k: t0 @% i% ?  K/ ]- Z
晶振相邻层挖空是如何控制寄生电容Cp的呢?
% s3 ]4 b  m  b& E
电容的物理公式是:C=εS/4πKd,即晶振焊盘与邻近地平面之间的面积S和距离d均会影响寄生电容大小,因为面积S是不变的,所以影响寄生电容的因素只剩下距离d,通过挖空晶振同一层的地和相邻层的地,可以增大晶振焊盘与地平面之间的距离,来达到减小寄生电容的效果。

. k! C0 }/ h0 U" P+ o% b1 T: I
微信图片_20201029181921.gif 电容容值和物理量之间的关系+ S" F% Y* L8 z; p9 s$ w3 O; H/ \* Z

2 {+ D7 O$ M3 n/ i& Y. }
简单画了一个图示,如下一个4层板,晶振放在Top层,将Top层和相邻层净空之后,晶振相对于地平面(L3),相比较没有净空之前,这个距离d是增大的,即寄生电容会减小。

2 G- y1 o6 U  W* R- W( L
微信图片_20201029181926.png 晶振的L1和L2层均净空处理

/ @# x* B& X& o: F& l# Q
晶振的摆放需要远离热源,因为高温也会影响晶振频偏。

9 o) t6 |. v" J3 [1 y
我们知道晶振附近相邻地挖空处理,一方面是为了维持负载电容恒定,另一方面很大原因是隔绝热传导,避免周围的PMIC或者其他发热体的热透过铜皮传导到晶振,导致频偏,故意净空不铺铜,以隔绝热的传递。
. t  L/ [4 K, x4 ^$ Q, q7 s
为什么温度会影响晶振频率呢?

$ R/ j# Q. o# v
当晶振加热或者降低到某个温度后再降到常温,与最初在常温下测试通常情况下会有一定的变化,这是因为晶体的热滞后现象,带温度补偿的TCXO相对来说精度会好不少,可以有效解决晶体温漂,但一般TCXO都是M以上级别较多,KHz的很少,受限于生产工艺。

/ E8 x( [/ {7 W* h' f5 g! n7 P( t% g
今天的文章内容到这里就结束了,希望对你有帮助,我们下一期见。
9 h; d6 y4 s: v, ?$ t& ]
收藏 1 评论0 发布时间:2020-10-29 18:20

举报

0个回答

所属标签

相似分享

关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新和工艺
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版