STM32 DMA详解 1、综述 . }0 _2 u9 P1 i+ T8 cDMA(Direct memory access)直接内存访问,被用于内存和内存之间或内存和外设之间的高速数据传输。数据传输可以在没有CPU的干预下快速移动,这样可以保持CPU资源处理其他事情。: u3 E$ x7 D* d8 h' } DMA 控制器基于复杂的总线矩阵架构,将功能强大的双 AHB 主总线架构与独立的 FIFO 结合在一起,优化了系统带宽,下图①处,可以看出双 AHB 主总线架构与独立的 FIFO的结构。 注意看英文备注:6 Q5 A! z: I; ^2 C3 L/ D DMA1控制器AHB外设端口没有像DMA2一样连接到总线矩阵,所以只有DMA2数据流可以执行存储器到存储器的传输。/ l8 n" y, ]: |& X$ C- d3 x' P0 s 我们对上图的②处,(DMA1和DMA2结构一样,我们就选择DMA1)详细看 % K" M" l8 o+ H- ~ Q) W. d ①每个数据流总共可以有多达 8 个通道(或称请求)。 ②DMA1共有8个数据数据流(两个DMA共有16个数据流)。# y0 g+ ?$ _% f4 F/ q2 d ③每个DMA都有数据流仲裁器,用于处理 DMA 请求间的优先级。9 r- H4 t: s5 p1 y! B( i ④DMA的数据流又有独立的FIFO。: w) x% G. {- l; p6 e ⑤DMA采用双 AHB 主总线架构。 备注:* G5 `. B" Y0 x" O( \5 q; @+ _ ①处是选择器,配置完成只能选择一个通道,而③处是仲裁器,也就是说,配置完成,可能8个数据流全部存在,由仲裁器判断优先级。 , S& M5 e/ X1 @. N+ c" S: Q 2、DMA事务 DMA从传输事务包含一系列的给定数目的数据传输序列。传输的数目可以通过软件编程,8位,16位或32位。 每一次DMA传输包含3个操作 通过 DMA_SxPAR 或 DMA_SxM0AR 寄存器寻址,从外设数据寄存器或存储器单元中加载数据。6 @# y ?0 Z( ]% o 通过 DMA_SxPAR 或 DMA_SxM0AR 寄存器寻址,将加载的数据存储到外设数据寄存器或存储器单元。 ·DMA_SxNDTR 计数器在数据存储结束后递减,该计数器中包含仍需执行的事务数。 在产生事件后,外设会向 DMA 控制器发送请求信号。DMA 控制器根据通道优先级处理该请求。只要 DMA 控制器访问外设, DMA 控制器就会向外设发送确认信号。外设获得 DMA 控制器的确认信号后,便会立即释放其请求。一旦外设使请求失效, DMA 控制器就会释放确认信号。如果有更多请求,外设可以启动下一个事务。9 Y( z0 p: {6 O% T( i5 A + z, m4 @" o, }/ e/ c5 j8 F; b+ x Z$ d 3、通道选择 每个数据流可以有8个通道。6 J! d% w& ]: q- V 通过上图①可以看出,通道选择仲裁器可以通过DMA_SxCR寄存器的CHSEL[2:0]配置6 c# x( q6 q9 m5 @2 _( `: N. Y DMA的请求可以来自TIM,ADC,SPI等外设。 DMA1的请求通道) V! k( R, n1 R E- ? 9 ~+ L. X. E- J- G- u DMA2的请求通道* P9 F5 D; i/ k! K3 o8 y . W% T8 i* _, y 4、仲裁器 仲裁器为两个 AHB 主端口(存储器和外设端口)提供基于请求优先级的 8 个 DMA 数据流请求管理,并启动外设/存储器访问序列。 优先级管理分为两个阶段( h7 }, J$ V3 J* a4 K8 ^ ·软件:每个数据流优先级都可以在 DMA_SxCR 寄存器中配置。分为四个级别:非常高优先级、高优先级、中优先级、低优先级。/ V3 [; C# `& N A3 d; m6 V( h) \ ·硬件:如果两个请求具有相同的软件优先级,则编号低的数据流优先于编号高的数据流。例如,数据流2的优先级高于数据流4。 % z* S; n! R% g2 e, c ' { \, ?% ?* c( d5、DMA数据流 8个DMA控制器数据流都能够提供源和目标之间的单向传输链路。 每个数据流配置后都可以执行 常规类型事务:存储器到外设、外设到存储器或存储器到存储器的传输。( j! E& a# F% J5 R2 M' A 双缓冲区类型事务:使用存储器的两个存储器指针的双缓冲区传输(当 DMA 正在进行自/至缓冲区的读/写操作时,应用程序可以进行至/自其它缓冲区的写/读操作)。 要传输的数据量(多达 65535)可以编程,并与连接到外设 AHB 端口的外设(请求 DMA 传输)的源宽度相关。每个事务完成后,包含要传输的数据项总量的寄存器都会递减。& L5 V( ~* [* v( e1 J$ P0 ^, U 4 k5 j1 V5 I' A) x" B3 E - k! l. h8 o# S . O' t9 O; t3 }+ ^3 o, e: X; ^6、源、目标和传输模式 源地址和目标地址可以在整个4G地址空间,在0x00000000和0xFFFFFFFF之间。" X2 o! a+ [; }3 ^9 W; S: m6 _ 在DNA_SxCR寄存求的DIR[1:0]配置DMA的传输方式。 U. @: y0 W0 S$ x 源地址和目标地址的关系8 q0 j1 ^, G! h 当数据宽度是半字或字时,外设地址或存储器地址必须是半字或字对齐 6.1、外设到存储器模式2 t0 {# _# R& B3 X& p1 C9 n 当配置成外设到存储器的DMA传输模式时,两种模式2 [7 ]/ V* p& G$ ? FIFO模式:外设有DMA请求(TIM溢出,PWM下降沿等)时,DMA会搬运源数据(外设数据)到FIFO,当FIFO满时,将数传输给目标地址(内存)。) R7 M1 i, f9 e9 i5 b% M) {4 ? 直连模式:配置直连模式,DMA_SxFCR 寄存器中的 DMDIS 值为“0”。不使用 FIFO 的阈值级别控制:每完成一次从外设到 FIFO 的数据传输后,相应的数据立即就会移出并存储到目标中。 [3 |, w( [9 C" @8 h P- S 传输开始条件,使能数据流(DMA_SxCR 寄存器中的位 EN 置 1),然后外设发出请求,再然后该请求赢得了数据流仲裁,才会开始传输。9 U, Y/ E- F3 s2 c 传输停止条件,下列满足一条即可 DMA_SxNDTR 寄存器达到零。 外设请求传输终止。/ s" _5 A9 |) L8 v \" F2 W" P DMA_SxCR 寄存器中的 EN 位由软件清零。 6.2 存储器到外设模式- c0 r) i- t- W( Z$ Z FIFO模式 S! j9 n* n7 c* h% F) N 这种模式,只要使能数据流(DMA_SxCR 寄存器中的位 EN 置 1),存储器数据就会传输到FIFO中,发生外设请求,FIFO数据会移出并存储到目标地址。当FIFO小于阈值,存储器的数据会重载FIFO。 直连模式 使能数据流时,DMA传输存储器的第一个数据到内部FIFO,发生外设请求时,DMA把预装在值发送的目标地址,然后进行下一个数据的传输。预装载的数据大小为 DMA_SxCR 寄存器中 PSIZE 位字段的值。! u, t( U: k3 `- I 传输停止条件,下列满足一条即可 DMA_SxNDTR 寄存器达到零。 外设请求传输终止。+ i6 L# }2 W! N) p3 D/ o. U# ` DMA_SxCR 寄存器中的 EN 位由软件清零。7 u) k; L& ^5 A) _: @, U8 c 存储器到外设模式和外设到存储器模式一样,同样需要对应数据流赢得仲裁,才会启动传输4 C9 f8 |/ x: n$ i. B: n 6.3 存储器到存储器模式" L: N1 a: L) D2 s 这种模式较为简单,没有外设请求5 }" \8 L2 t c* S% G0 e9 g! z6 f0 d 启动传输 DMA_SxCR 寄存器中的使能位 (EN) 置 1 来使能数据流时,数据就会从源地址传输到FIFO,到达FIFO阈值时,FIFO数据移出到目标地址。 停止传输,下列满足一条即可 DMA_SxNDTR 寄存器达到零。0 n3 }% N) z6 W4 m) K/ n DMA_SxCR 寄存器中的 EN 位由软件清零。' ?: t$ N! }* y 当然,同样该数据流需要赢得仲裁。 8 w; r w2 n- h" k 7、指针递增 外设和存储器指针在每次传输后自动向后递增或保持常量,根据DMA_SxCR寄存器的PINC和MINC位。 禁止递增模式时非常有用的,当外设源和目标数据是通过单个寄存器访问的。 如果使能了递增模式,则根据在 DMA_SxCR 寄存器 PSIZE 或 MSIZE 位中编程的数据宽度,下一次传输的地址将是前一次传输的地址递增 1(对于字节)、 2(对于半字)或 4(对于字)。. B' O2 p3 }6 B 为了优化封装操作,可以不管 AHB 外设端口上传输的数据的大小,将外设地址的增量偏移大小固定下来。DMA_SxCR 寄存器中的 PINCOS 位用于将增量偏移大小与外设 AHB 端口或32 位地址(此时地址递增 4)上的数据大小对齐。PINCOS 位仅对 AHB 外设端口有影响。 如果将 PINCOS 位置 1,则不论 PSIZE 值是多少,下一次传输的地址总是前一次传输的地址递增 4(自动与 32 位地址对齐) 。但是, AHB 存储器端口不受此操作影响。5 ~' \% N; C+ H: U9 l I 如果 AHB 外设端口或 AHB 存储器端口分别请求突发事务,为了满足 AMBA 协议(在固定地址模式下不允许突发事务),则需要将 PINC 或 MINC 位置 1。 - m; I7 J' O4 D) x' e* B5 u 8、循环模式 * V( W6 L: [/ u) }0 ^$ b% H循环模式可用于处理循环缓冲区和连续数据流(例如 ADC 扫描模式)。可以使用 DMA_SxCR 寄存器中的 CIRC 位使能此特性。 当激活循环模式时,要传输的数据项的数目在数据流配置阶段自动用设置的初始值进行加载,并继续响应 DMA 请求。 4 I# h4 `! r; w, q- ?$ T 也就是说,比如我们要从内存中采集 64 个字节发送到串口,如果设置为重复采集,那么它会在 64 个字节采集完成之后继续从内存的第一个地址采集,如此循环。这里我们设置为一次连续采集完成之后不循环。所以设置值为 DMA_Mode_Normal。在我们下面的实验中,如果设置此参数为循环采集,那么你会看到串口不停的打印数据,不会中断。( z+ W# @8 s' t + Y/ ^! v- ~0 H; e 9 i% j) W7 P) \9 X3 B f6 { 1 w2 m# D5 _3 ] 9、双缓冲模式 5 W$ |6 G* {; W2 w/ C2 {此模式可用于所有 DMA1 和 DMA2 数据流。, A; x+ S, c+ C2 ^" b9 U% F/ c8 k 通过将 DMA_SxCR 寄存器中的 DBM 位置 1,即可使能双缓冲区模式。9 r( W0 f1 f" g' N1 L 除了有两个存储器指针之外,双缓冲区数据流的工作方式与常规(单缓冲区)数据流的一样。使能双缓冲区模式时,将自动使能循环模式( DMA_SxCR 中的 CIRC 位的状态是“无关”),并在每次事务结束时交换存储器指针。, U+ z N6 p! |. J, e 在此模式下,每次事务结束时, DMA 控制器都从一个存储器目标交换为另一个存储器目标。这样,软件在处理一个存储器区域的同时, DMA 传输还可以填充/使用第二个存储器区域。) a7 e, H! L I9 \7 R! _& p: ^% j 基于DMA双缓冲模式的的特点,应用中必须开辟两个存储区以及存放两个存储区首地址的存储寄存器,DMA_SxM0AR和DMA_SxM1AR。 1:DMA_SxM0AR:指向存储区0(DMA_Memory_0),单缓冲模式下默认使用该寄存器做存储区指针。1 s7 |" J" s: b' }3 j' C" C 2:DMA_SxM1AR:指向存储区1(DMA_Memory_1),仅在DMA双缓冲模式下才能使用。 3:DMA正在访问的当前存储区由DMA_SxCR表示 CT:当前目标 CT = 0:DMA正在访问存储区0,CPU可以访问存储区1。3 D0 o9 w# P# s# [ CT = 1:DMA正在访问存储区1,CPU可以访问存储区0。3 A, i4 s$ M1 R. m6 w" _. ]$ B 1 O! H1 ?) j3 c$ ]4 A 优点: 使用DMA双缓冲传输,既可以减少CPU的负荷,又能最大程度地实现DMA数据传输和CPU数据处理互不打扰又互不耽搁,DMA双缓冲模式的循环特性,使用它对存储区的空间容量要求也会大大降低。尤其在大批量数据传送时,你只需开辟两个合适大小的存储区,能满足DMA在切换存储区时的当前新存储区空出来就好,并不一定要开辟多大多深的存储空间,单纯一味地加大双缓冲区的深度并不明显改善数据传输状况。 . \( |9 q: ^: d& v 6 t7 i3 y# _; }9 Y0 c) {' q9 g10、代码 标准外设库配置代码:% r$ n" o2 g' ]2 \
1 S; |0 g; ]! ~/ u/ ` P DMA_Channel :6 j+ F8 z! G- P 设置 DMA 数据流对应的通道,供每个数据流选择的通道请求多达 8 个,取值有
0 i3 p$ A G$ Y F DMA_PeripheralBaseAddr : DMA 传输的外设基地址,假设进行uart1串口DMA 传输,我们可以按照寄存器的地址偏移直接设置地址:0x40011004,也可以直接使用ST提供库的表示方法:&USART1->DR。 DMA_Memory0BaseAddr :! E Q4 M" I4 k8 H' T* [2 R DMA 传输的内存基地址。 DMA_DIR: 设置数据传输方向,有存储器到存储器,存储器到外设,外设到存储器三种选择,取值有: * I( R) H( ~( |
9 i# k& L+ J. G DMA_BufferSize: 设置一次传输数据量的大小/ H/ H( o; {& g! W; I DMA_PeripheralInc:7 S. z' \$ ?4 ]: _8 S+ M 设置传输数据的时候外设地址是不变还是递增,如果设置为递增,那么下一次传输的时候地址加 1,取值有:9 O, B2 ^( [$ ]! G3 E
DMA_MemoryInc: 设置传输数据时 候内存地址 是否递增。这个参数和DMA_PeripheralInc 意思接近,只不过针对的是内存(存储器),取值有:+ v0 L( w" D$ P; w
DMA_PeripheralDataSize:' [5 X$ y' h$ ~& I6 p ]" k6 _2 s3 O0 J 设置外设的数据长度是为字节传输(8bits),半字 传 输 (16bits) 还 是 字 传 输 (32bits),取值有: % n* k. p2 m( n, P2 ~$ O
* i8 R* V: w- C$ r5 N) h: | DMA_MemoryDataSize: 用来设置内存的数据长度。$ n, `; V6 {. r) b' v5 f8 h: F | DMA_Mode: 设置 DMA 模式是否循环采集,取值有:5 [1 _" H; {4 @; f1 \- ?7 x 2 }* A6 k! r, x' v: a8 K
DMA_Priority: 设置 DMA 通道的优先级,有低,中,高,超高三种模式。就是仲裁器仲裁的时候用的,当多个数据流同时开启,DMA仲裁器优先处理优先级高的数据流,取值有:7 C# ]4 ^4 s7 |8 ?, Z 1 g4 m2 d& a) O4 ^7 M$ P: A
DMA_FIFOMode:" O7 \ \+ f! X _2 e0 S 设置是否开启 FIFO 模式,取值有:
, j4 s! Z9 h5 J: {9 ` DMA_FIFOThreshold: 选择 FIFO 阈值,只有上个参数选择使能FIFO,这个参数才有用。取值有:
) R+ z; S8 q$ E; S: n! ^3 K& F DMA_MemoryBurst: 配置存储器突发传输配置。可以选择为 4 个节拍的增量突发传输 ,8 个节拍的增量突发传输 , 16 个街拍的增量突发传输以及单次传输。取值有:& Q! l+ {+ v, [7 o4 h# _: m
DMA_PeripheralBurst:% U- A; j+ s1 [2 [9 \. [ } 配置外设突发传输配置。跟前面一个参数DMA_MemoryBurst 作用类似,只不过一个针对的是存储器。取值有: $ F/ }; I" B6 L' f! R& r% Q
$ f [/ K0 s- ?# p! Y DMA传输开源地址:* }) f& D4 Q3 u1 j https://github.com/strongercjd/STM32F207VCT6 ( @ L, A3 K# _ |
谢谢楼主分享!!! |