编写基础RCC（Reset and Clock Control）
5 D1 c0 N% s+ m( U' k  K3 n, j" x
8 \! e7 @" O6 l5 @% A% |

# w, F  a) ~% l! SAHB、APB1、APB2最大频率都是170MHz。
2 M. _7 G+ a- s& Y

! Z- E2 g5 ]7 ?

2 D3 k3 B- i! s% @7 X; D

! K2 q1 D" u! }+ P3 o+ w- X/ Q
! e7 U( V2 }# o时钟树

+ i& r$ V# F/ h( g. G

要想配置时钟首先必须要看明白时钟树。
$ o: f, }/ g- \8 o) N" `8 Y

5 `# X: X5 K( d* v& m

: ^7 I' r5 N* qPLL

配置时钟精髓就是PLL倍频，因此搞清楚了它就很好解决了。

$ _( u7 h! r5 F# {  y" [; `& z8 k手册上对PLL配置步骤如下图：

首先通过上面的时钟树也可以看出来PLL的时钟源有两种：HSI、HSE。PLL的分频、倍频配置在RCC_PLLCFGR寄存器中。
; p1 h% x- P" k配置PLL的过程是：
6 l. e) C' K& f, I7 @

5 C* ]% Q8 p2 c

• 将RCC_CR的PLLON位清零来关闭PLL。
• 查询RCC_CR的PLLRDY是否被清零了，如果该位为0说明PLL已经关闭。
• 配置分频、倍频系数等（单纯的使能或者关闭PLL_P、PLL_Q或者PLL_R不需要这些步骤，直接操作即可）。
• 将PLLON设置为1，再次启用PLL。
• 通过在RCC_PLLCFGR寄存器中配置PLLPEN、PLLQEN、PLLREN来启用所需的PLL输出。 注：PLL输出频率不得大于170MHz。 当一个时钟源被直接使用或通过PLL作为一个系统时钟，是不可能停止它。
  
    R, ^# V. v* c9 z" W. X

5 w. o8 m" S; x: T) S9 Z

PWR
- a  X" g' E% v' P

在不同的工作频率下，对应的电源模式也不一样。

- g1 N; T0 T. ~, q* M可能是为了满足不同频率下的功耗管理，高时钟对应高内核电压，我使用TI的5529时也有倍频时修改内核电压的的操作。
g474的电源模式与各个时钟频率对应关系如下表：

' Y" X+ \. j6 u7 t& H

2 O4 f# o' j5 {, o$ q/ s) X' P

PWR_CR1的VOS[1:0]对应Range2和Range1：

$ r( r2 R) ^! h7 l6 U+ Y8 s

5 f/ H' J  Y: M% b& G0 m  R

4 }6 y2 z  z+ N: K- m, Q

至于Range1的normal模式和boost模式是在PWR_CR5寄存器的R1MODE位配置，R1MODE为0就是boost模式：
! q; p, e0 `" h5 ]2 V

) H) T6 l: s8 \& ^

1 u( }. i! F+ O+ r3 x

g474的R1MODE位与SYSCLK的对应关系如下：
# `9 S8 s% `2 Q& t( o  A) B

9 M5 A+ B& m4 C  p9 v+ u4 g1 H

6 ]$ A4 z5 ~( U手册中还介绍了从range_normal切换到range_boost模式的步骤：
2 E, Q( R: p: ]6 q* r& M

: [( X. \# \) s3 s! m, d, I# l

• 在切换到更高的系统频率之前，系统时钟必须用AHB分频器除以2。
• 清除的R1MODE位在PWR_CR5寄存器中。
• 在range1 boost模式中，根据新的频率目标调整等待状态的数量。
• 配置并切换到新的系统频率。
• 等待至少1us，然后重新配置AHB预压器以获得所需的HCLK时钟频率
  % [0 M3 C' S. O( ?; j
  

" v3 T! C6 y+ }% g% ^1 i7 ]- ~

FLASH
$ v$ \; g# h7 k" l

这个是我原来忽略的地方，原来就配置了PLL和PWR，然后倍频到140MHz就是极限了，后来我反复查阅手册，才发现了原来少了对FLASH的访问比率的配置。（可以看到上面的range_normal切换到range_boost模式步骤里已经提到了修改FLASH访问比率的事，但是由于没看懂是什么意思，还以为是延时1us，因此配置170MHz时候就失败了。）

上面提到range_normal切换到range_boost步骤里有这么一句：

3 d4 _  L' K7 r( B5 G

• 在range1 boost模式中，根据新的频率目标调整等待状态的数量（FLASH_ACR的LATENCY位）。
  
  

那么就看看这个 FLASH_ACR 的 LATENCY到底是个什么。

$ z: k7 k1 B9 z3 i% f" ~+ S查阅手册找到这个寄存器：

+ ~% z0 W5 N0 V( }7 G

7 r& f, c+ e/ z; Q6 q可以看到LATENCY在最低位：

4 v  Z: a7 U, h3 J

0 a* G9 v$ A: R! @0 \

, i' n: I; Z. k2 B+ x
+ z6 d- L* T& A& {+ ~

LATENCY[3:0]：这些位表示SYSCLK(系统时钟)周期与Flash访问时间的比率。

$ \' t5 T+ f7 s% h" N# F2 w知道了它是干嘛的，那么它到底设置为多少合适呢？如下图所示：

: h! A' o( @- q

+ o2 Y+ i. T$ |; v  h

* D4 f, j6 D- ~/ C1 ~) M3 L9 N为了正确地从闪存读取数据，等待状态(延迟)的数量必须根据CPU时钟(HCLK)的频率和内部电压范围的设备VCORE被正确地编程在闪存访问控制寄存器(FLASH_ACR)。参考第6.1.5节:动态电压缩放管理。表29显示了等待状态和CPU时钟频率之间的对应关系。

$ m; m: b* U* y8 J$ A

对号入座，我要设置为170MHz，模式为Range 1 Boost模式，那么对应LATENCY值应该为4WS，因此将其配置为4。

/ Y* ?* U1 E( X% c5 A( J

FLASH->ACR |= FLASH_ACR_LATENCY_4WS;

配置函数
5 n0 j: B" {$ u$ }" M
5 W* ?5 h  Y/ V

有了上面的概念就可以进行编写时钟函数了。
步骤如下：

• 开启HSE（鄙人的板子HSE为8MHz）并确认HSE就绪；
• 关闭PLL并确认PLL已经关闭；
• AHB二分频；
• 配置为range1_boost（默认复位为range1_normal模式）；
• 配置FLASH_ACR的访问时间比率；
• 配置PLL；
• 打开PLL并确认PLL就绪；
• 使能PLL_R；
• 配置系统时钟为PLL输入，并确认系统时钟就绪；
• 延时至少1us后切换AHB为不分频。
  

7 v# U5 w; I  \) q% E" r
' I& p7 N  z3 V" [& b# y, |

1. u8 SYSCLK_140MHz(void)
   0 q0 b- s7 a8 K% X  E: w* i4 {
2. {
   
3.         u16 temp = 0x2000;
   
4.         RCC->CR |= RCC_CR_HSEON;//打开HSE
   ( ?- T! i$ U" O% K, d
5.         while((!(RCC->CR & RCC_CR_HSERDY))&&(--temp));//等待HSE就绪
   3 H4 x$ D! D- N; ^0 V- R# o* l& c
6.         if(!temp)//检查是否超时
   
7.         {
   - G$ N6 R& q; A0 O" F% P  e  |
8.                 return FAILED;
   
9.         }
   
10.         RCC->CR &= ~RCC_CR_PLLON;//关闭PLL
    
11.         temp = 0x2000;
    + b( Q" R! d0 |3 ]% ^0 q- m2 E/ |- V( r
12.         while((RCC->CR & RCC_CR_PLLRDY) && (--temp));//等待PLL下线
    3 j* t! \% O5 ]3 \/ ~8 D4 ~
13.         if(!temp)//检查是否超时
    
14.         {
    ! t0 Q3 `4 \& p7 G
15.                 return FAILED;
    ' \; m, c( [! W4 T' S+ v' i5 s
16.         }
    # S% ^2 s# ]! c$ d& l- v7 S
17.         RCC->CFGR = RCC_CFGR_PPRE2_DIV2|RCC_CFGR_PPRE1_DIV4|RCC_CFGR_HPRE_DIV2|RCC_CFGR_SW_HSI;
    
18.         //系统时钟选择内部高速时钟，AHB二分频，APB1四分频，APB2二分频
    : g8 H# a6 d) L% f' \
19.         temp = 0x2000;
    
20.         while(--temp);//等待AHB稳定
    
21.         PWR->CR5 &= ~PWR_CR5_R1MODE;//设置为range1_boost模式
    ) c. E  t* r, J/ c0 t, C, q+ D: X% I
22.         FLASH->ACR &= ~FLASH_ACR_LATENCY;//清除LATENCY
    
23.         FLASH->ACR |= FLASH_ACR_LATENCY_4WS;//配置LATENCY为4WS
    1 U2 D0 B6 s- L
24.         temp = 0x2000;
    ; R  e- r! |$ q6 u" x
25.         while(--temp);//等待系统稳定
    
26.         RCC->PLLCFGR = (70<<RCC_PLLCFGR_PLLN_Pos)|(1<<RCC_PLLCFGR_PLLM_Pos)|RCC_PLLCFGR_PLLSRC_HSE;//(8*70)/2 = VCO = 280MHz
    
27.         RCC->CR |= RCC_CR_PLLON;//打开PLL
    
28.         temp = 0xf000;
    & c" _' H/ L1 X5 ~+ N$ j3 o9 v- M
29.         while((!(RCC->CR & RCC_CR_PLLRDY)) && (--temp));//等待PLL准备就绪
    
30.         if(!temp)
    
31.         {
    
32.                 return FAILED;
    : G$ [5 ?; v+ F
33.         }
    / B1 r0 `. ^$ v0 S, x. V# p, |
34.         RCC->PLLCFGR |= RCC_PLLCFGR_PLLREN;//使能PLL_R
    ; o8 f0 [+ P; o- ~7 l( O
35.         RCC->CFGR |= RCC_CFGR_SW_PLL;//设置系统时钟选择PLL
    
36.         temp = 0xf000;
    
37.         while(((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS) && (--temp));//等待系统设置PLL主时钟完成标志位置位
    
38.         if(temp)
    ) ~' s4 b6 Y/ L; @  D$ {9 x
39.         {
    / ~# ]1 J7 X  j0 a; d5 B. G
40.                 temp = 0;
    
41.                 while(--temp);//等待系统稳定
    
42.                 RCC->CFGR &= ~RCC_CFGR_HPRE;//AHB 不分频 == SYSCLK
    
43.                 return SUCCEED;
    
44.         }
    1 P7 s# p7 Z0 ?7 i, f, w+ f
45.         else
    
46.         {
    
47.                 return FAILED;
    4 q( k, [* M3 `# T) w
48.         }        
    + x0 n0 m& c1 q
49. }

复制代码

. b. a8 S' _) f
% J* K% k/ e  w$ T5 x

然后就配置结束了，通过定时器验证确实为170MHz。

% r$ b$ G) O5 E0 @% ]

( R/ r3 t4 G, a+ z' w% O9 N

附录：RCC寄存器

最后：

7 m5 n+ Q6 X. [6 |% J附上本人写的寄存器配置，方便个人配置，要啥直接删注释就好：

2 I2 F1 B* P( H( X! q) t  y7 W

1. //================================RCC->CR========================================
   
2.         RCC->CR |= 0                //default: 0x0000 0063
   / e2 K0 x$ M5 ~+ Y$ O" H+ F
3.         //        //RCC_CR_PLLRDY                //bit25【read only】:        PLL Ready
   / r+ Y: f8 @) x9 V. s+ V
4.         //        |RCC_CR_PLLON                //bit24: 使能PLL。
   . S4 h3 `* i7 Z6 I8 \9 t, ]
5.         //        |RCC_CR_CSSON                //bit19: 时钟安全系统使能。0 OFF ; 1 ON
   $ J7 V7 `+ h. o0 X' z, M
6.         //        |RCC_CR_HSEBYP                //bit18: 0 HSE晶振不旁路        1 HSE晶振旁路
   
7.         //        //RCC_CR_HSERDY                //bit17【read only】:        HSE Ready
   1 @' l9 G3 j' [" u- y
8.                 |RCC_CR_HSEON                //bit16: 使能HSE
   / P. u8 v# Z2 D2 V/ p* k8 w
9.         //        |RCC_CR_HSIRDY                //bit10: HSI16时钟准备就绪
   & e4 }. l5 Y% m- V7 |6 O
10.         //        |RCC_CR_HSIKERON        //bit09: 停止模式HSI是否启动
    
11.         //        |RCC_CR_HSION                //bit08: 1 HSION   0 OFF
    
12.         ;
    $ g  r9 j0 H) C9 R  a+ z
13. 
    / t; Z/ i! X5 P( b7 m" n
14. //================================RCC->PLLCFGR ========================================
    % y, n& W" l% h1 q8 [  N$ D
15.         RCC->PLLCFGR = 0                //default: 0x0000 1000
    
16.         //        |RCC_PLLCFGR_PLLPDIV        //bit31-27[4:0]: P 分频 给ADC用
    
17.                                                                 // 00000: PLL “P” clock is controlled by the bit PLLP
    ) T, Z2 |- o/ }' d
18.                                                                 // 00001: Reserved.
    
19.                                                                 // 00010: PLL “P” clock = VCO / 2
    ' }, |, E  _, f6 H
20.                                                                 // ....
    
21.                                                                 // 11111: PLL “P” clock = VCO / 31
    1 E+ e+ j# q/ d- R8 w, }& c
22.         //        |RCC_PLLCFGR_PLLR                //bit26-25[1:0]: 锁相环R 分频
    
23.                                                         ///        // 00: PLLR = 2
    
24.                                                                 // 01: PLLR = 4
    7 G# d1 s! B( v' O! o, r/ o
25.                                                                 // 10: PLLR = 6
    
26.                                                                 // 11: PLLR = 8
    
27.         //        |RCC_PLLCFGR_PLLREN                //bit24: PLLR使能
    
28.         //        |RCC_PLLCFGR_PLLQ_0                //bit22-21[1:0]: Q分频，USB用。分频参数与R分频一样
    
29.         //        |RCC_PLLCFGR_PLLQEN                //bit20: PLLQ使能
    9 z' a( K3 @) z
30.         //        |RCC_PLLCFGR_PLLP                //bit17: P 分频
    $ Q7 b2 c# V+ `9 \3 w3 @) Q, \
31.                                                                 // 0: PLLP = 7
    
32.                                                                 // 1: PLLP = 17
    , |, O& v7 l! V* I+ E) t
33.         //        |RCC_PLLCFGR_PLLPEN                //bit16: PLLP 使能
    
34.         //----------------------- VCO = 280MHz
    
35.                 |(70<<RCC_PLLCFGR_PLLN_Pos)//bit14-08[6:0]: PLL的倍频 不能小于8
    - t2 X9 a( p& J# a" O5 L0 B4 h
36.                                                                 // 0000000: PLLN = 0 wrong configuration
    % m' u% Z$ C. l5 W/ V6 z* Z
37.                                                                 // 0000001: PLLN = 1 wrong configuration
    : I2 ]5 @5 ^2 g: A3 J# r! m( w
38.                                                                 // ...
    
39.                                                                 // 0000111: PLLN = 7 wrong configuration
    
40.                                                                 // 0001000: PLLN = 8
    
41.                                                                 // 0001001: PLLN = 9
    
42.                                                                 // ...
    6 _% c( \0 s& A) Q/ E# @" P
43.                                                                 // 1111111: PLLN = 127
    7 G1 v5 I% V& {
44.                 |(1<<RCC_PLLCFGR_PLLM_Pos)//bit07-04[3:0]: PLL初始分频
    
45.                                                                 // 0000: PLLM = 1
    
46.                                                         ///        // 0001: PLLM = 2
    
47.                                                                 // 0010: PLLM = 3
    
48.                                                                 // 0011: PLLM = 4
    4 Y8 U: e9 ^: y) \
49.                                                                 // 0100: PLLM = 5
    ) r' ~2 D6 w0 D
50.                                                                 // 0101: PLLM = 6
    / n3 ]3 q, n: g$ a* i: W
51.                                                                 // 0110: PLLM = 7
    
52.                                                                 // 0111: PLLM = 8
    
53.                                                                 // 1000: PLLSYSM = 9
    $ f8 b- c$ k. ^$ \" C# K. c
54.                                                                 // ...
    
55.                                                                 // 1111: PLLSYSM= 16
    
56.                 |RCC_PLLCFGR_PLLSRC                //bit01-00[1:0]: PLL时钟源选择。
    * x. n8 C& u1 U# u  R. w
57.                                                                 // 00: No clock sent to PLL
    
58.                                                                 // 01: No clock sent to PLL
    ( X3 ?$ ]5 S+ \! D% z5 V
59.                                                                 // 10: HSI16 clock selected as PLL clock entry
    0 Y$ P% {' }4 V0 T( k
60.                                                         ///        // 11: HSE clock selected as PLL clock entry
    ( y# H. U4 [7 G* r' B; h; O2 ~
61.         ;
    $ O7 F8 q. z/ `% A7 _& b: e. n1 f# G
62. 
    ) A2 L" Z. J; H6 p
63. //================================RCC->CFGR========================================
    : |2 I, [$ j' T8 N+ M! O
64.         RCC->CFGR = 0                        //default: 0x0000 0005
    
65.         //        |RCC_CFGR_MCOPRE                //bit30-28[2:0]: MCO输出时钟分频
    
66.                                                                 // 000: MCO is divided by 1
    4 u" s- E0 s" p+ {; p9 n
67.                                                                 // 001: MCO is divided by 2
    
68.                                                                 // 010: MCO is divided by 4
    
69.                                                                 // 011: MCO is divided by 8
    3 U$ R$ f# K8 {& M$ S+ y
70.                                                                 // 100: MCO is divided by 16
      l. R& v6 J4 F- C  D) M
71.                                                                 // Others: not allowed
    
72.         //        |RCC_CFGR_MCOSEL                //bit27-24[3:0]: MCO输出时钟选择
    
73.                                                                 // 0000: MCO output disabled, no clock on MCO
    
74.                                                                 // 0001: SYSCLK system clock selected
    
75.                                                                 // 0010: Reserved, must be kept at reset value
    
76.                                                                 // 0011: HSI16 clock selected
    
77.                                                                 // 0100: HSE clock selected
    
78.                                                                 // 0101: Main PLL clock selected
    8 Q1 ?  m  R8 r) G: S4 q! ^+ I
79.                                                                 // 0110: LSI clock selected
    
80.                                                                 // 0111: LSE clock selected
    
81.                                                                 // 1000: Internal HSI48 clock selected
    5 T8 k! }- H; y2 m6 P3 Q, |
82.                 |RCC_CFGR_PPRE2_DIV2        //bit13-11[2:0]: APB2预分频
    
83.                                                                 // 0xx: HCLK not divided
    
84.                                                                 // 100: HCLK divided by 2
    ( M2 m* d& G8 Y7 Q9 H$ u, J) _
85.                                                                 // 101: HCLK divided by 4
    8 z) J4 i1 ]% [
86.                                                                 // 110: HCLK divided by 8
    ) m1 I7 T+ v* j1 a$ P# ^
87.                                                                 // 111: HCLK divided by 16
    
88.                 |RCC_CFGR_PPRE1_DIV4        //bit10-08[2:0]: APB1预分频
    & b8 t$ g3 n  W
89.                                                                 // 0xx: HCLK not divided
    * S9 Q/ H2 m' \4 f; A2 C
90.                                                                 // 100: HCLK divided by 2
      T) I# k* s% N9 ?
91.                                                                 // 101: HCLK divided by 4
    & b( j; w2 Z. H- M% p  _1 R
92.                                                                 // 110: HCLK divided by 8
    & N* H: Q0 y8 {+ R6 K- A
93.                                                                 // 111: HCLK divided by 16
    
94.         //        |RCC_CFGR_HPRE                        //bit07-04[3:0]: AHB预分频（改变core电压之前应该先查看这些时钟频率）
    
95.                                                                 // 0xxx: SYSCLK not divided
    & {! C3 K+ u  S
96.                                                                 // 1000: SYSCLK divided by 2
    
97.                                                                 // 1001: SYSCLK divided by 4
    6 m! I: ]! X1 |: e. ~
98.                                                                 // 1010: SYSCLK divided by 8
      R6 ]1 H6 G- L: p
99.                                                                 // 1011: SYSCLK divided by 16
    ' u+ f( ^& r! ^7 O+ \% B+ v
100.                                                                 // 1100: SYSCLK divided by 64
     0 ~0 h  r% a% J) y! V5 F
101.                                                                 // 1101: SYSCLK divided by 128
     
102.                                                                 // 1110: SYSCLK divided by 256
     , W0 m( a/ t9 ]& S6 h: @3 I
103.                                                                 // 1111: SYSCLK divided by 512
     
104.         //RCC_CFGR_SWS                        //bit03-02[1:0]【read only】:系统时钟源选择状态，该位与SW对应。
     
105.                 |RCC_CFGR_SW                //bit01-00[1:0]: 系统时钟源选择。
     
106.                                                                 // 00: Reserved, must be kept at reset value
     
107.                                                                 // 01: HSI16 selected as system clock
     
108.                                                                 // 10: HSE selected as system clock
     2 A/ r  I4 W) R
109.                                                         ///        // 11: PLL selected as system clock
     
110.         ;

复制代码

下面是RCC寄存器：

! y1 g& l% Y3 N8 {
" s% r0 f* J; Z! w$ v

1. void RCC_Init(void)
   + H( K( v& ~( r
2. {
   
3.         //--------------------------------------------------------------------------------------//
   ; l6 j" F0 Q, M
4.         //---------------------------------------- AHB1 ----------------------------------------//
   
5.         //--------------------------------------------------------------------------------------//
   
6.         RCC->AHB1RSTR |= 0                        //default: 0x0000 0000
   : W9 C* _$ p; V) v' ~* W+ y. w
7.         //        |RCC_AHB1RSTR_CRCRST                //bit12
   
8.         //        |RCC_AHB1RSTR_FLASHRST                //bit08
   0 A7 s1 t( E/ k9 K5 \( k3 |
9.         //        |RCC_AHB1RSTR_FMACRST                //bit04
   # D( c1 t4 S( S5 a+ T7 f7 u9 ^$ r
10.         //        |RCC_AHB1RSTR_CORDICRST                //bit03
    
11.         //        |RCC_AHB1RSTR_DMAMUX1RST        //bit02
    
12.         //        |RCC_AHB1RSTR_DMA2RST                //bit01
    
13.         //        |RCC_AHB1RSTR_DMA1RST                //bit00
    
14.         ;
    7 A. A  ~: Z* H: Z4 g+ m$ Z8 L
15.         RCC->AHB1RSTR &= 0xffffffff        //default: 0x0000 0000
    1 d, @& i% T  b  R' R. K
16.         //        &~RCC_AHB1RSTR_CRCRST                //bit12
    ; f+ z& Q1 g( ~2 E- r# G& U! j
17.         //        &~RCC_AHB1RSTR_FLASHRST                //bit08
    
18.         //        &~RCC_AHB1RSTR_FMACRST                //bit04
    
19.         //        &~RCC_AHB1RSTR_CORDICRST        //bit03
    5 n% ^# I* b# h& i) u0 p
20.         //        &~RCC_AHB1RSTR_DMAMUX1RST        //bit02
    9 L: p9 m' U* ?( P. |! T
21.         //        &~RCC_AHB1RSTR_DMA2RST                //bit01
    . r( E% U2 b( n/ D0 M; s/ X
22.         //        &~RCC_AHB1RSTR_DMA1RST                //bit00
    
23.         ;
    
24.         
    ; Y! }) v# H+ t( v
25.         RCC->AHB1ENR |= 0                        //default: 0x0000 0100
    ! ^- N  V1 p7 V' Q7 u4 I
26.         //        |RCC_AHB1ENR_CRCEN                        //bit12
    " y8 U  \* r: |0 x- Z" k" U
27.         //        |RCC_AHB1ENR_FLASHEN                //bit08
    1 a$ X( g0 `3 G4 ?+ a
28.         //        |RCC_AHB1ENR_FMACEN                        //bit04
    
29.         //        |RCC_AHB1ENR_CORDICEN                //bit03
    9 W+ j) u* k# K$ b! w0 |
30.         //        |RCC_AHB1ENR_DMAMUX1EN                //bit02
    0 R1 m7 ]/ w1 |
31.         //        |RCC_AHB1ENR_DMA2EN                        //bit01
    1 l0 \1 A+ S. M; G( \/ A
32.         //        |RCC_AHB1ENR_DMA1EN                        //bit00
    ; v: ^) ?$ y3 B% ^4 s) i
33.         ;
    
34.         //--------------------------------------------------------------------------------------//
    
35.         //---------------------------------------- AHB2 ----------------------------------------//
    ) g; a3 M( B9 b0 q* m- F! }
36.         //--------------------------------------------------------------------------------------//
    
37.         RCC->AHB2RSTR |= 0                        //defualt: 0x0000 0000
    9 C, f6 I: Y; q& @/ E1 I. c
38.         //        |RCC_AHB2RSTR_RNGRST                //bit26
    
39.         //        |RCC_AHB2RSTR_RNGRST                //bit24
    2 R. Q/ i: `: Q, z) \" E# A
40.         //        |RCC_AHB2RSTR_DAC4RST                //bit19
    . U5 k! q- h7 S. q
41.         //        |RCC_AHB2RSTR_DAC3RST                //bit18
    - I7 J, [$ ~$ ]5 a& E1 H" {& |2 p
42.         //        |RCC_AHB2RSTR_DAC2RST                //bit17
    
43.         //        |RCC_AHB2RSTR_DAC1RST                //bit16
      q; V2 V% ^# ]- M+ f2 d
44.         //        |RCC_AHB2RSTR_ADC345RST                //bit14
    
45.         //        |RCC_AHB2RSTR_ADC12RST                //bit13
    5 r! Y$ \6 K: T
46.         //        |RCC_AHB2RSTR_GPIOGRST                //bit06
    
47.         //        |RCC_AHB2RSTR_GPIOFRST                //bit05
    
48.         //        |RCC_AHB2RSTR_GPIOERST                //bit04
    
49.         //        |RCC_AHB2RSTR_GPIODRST                //bit03
    
50.                 |RCC_AHB2RSTR_GPIOCRST                //bit02
    
51.         //        |RCC_AHB2RSTR_GPIOBRST                //bit01
    
52.         //        |RCC_AHB2RSTR_GPIOARST                //bit00
    
53.         ;
    8 g9 M/ j0 g, @2 L' P* `5 b6 z2 Z( M
54.         RCC->AHB2RSTR &= 0xffffffff        //defualt: 0x0000 0000
    4 W9 X3 U0 V5 s( c
55.         //        &~RCC_AHB2RSTR_RNGRST                //bit26
    ! s( u6 D; {0 K
56.         //        &~RCC_AHB2RSTR_RNGRST                //bit24
    
57.         //        &~RCC_AHB2RSTR_DAC4RST                //bit19
    
58.         //        &~RCC_AHB2RSTR_DAC3RST                //bit18
    , D! D  U1 D/ K/ {& J  ~  V! b
59.         //        &~RCC_AHB2RSTR_DAC2RST                //bit17
    # x0 ^( p+ }, M* i
60.         //        &~RCC_AHB2RSTR_DAC1RST                //bit16
    . ~3 i' i, F1 C* n! ]" X
61.         //        &~RCC_AHB2RSTR_ADC345RST        //bit14
    
62.         //        &~RCC_AHB2RSTR_ADC12RST                //bit13
    
63.         //        &~RCC_AHB2RSTR_GPIOGRST                //bit06
    $ z& j, ]" P! k% I3 o
64.         //        &~RCC_AHB2RSTR_GPIOFRST                //bit05
    1 p/ |# ~9 z/ b9 A3 Z
65.         //        &~RCC_AHB2RSTR_GPIOERST                //bit04
    6 k0 n  T8 L8 E1 a4 [! X( G# O
66.         //        &~RCC_AHB2RSTR_GPIODRST                //bit03
    ; N6 \. o, A# k2 e/ J( @
67.                 &~RCC_AHB2RSTR_GPIOCRST                //bit02
    
68.         //        &~RCC_AHB2RSTR_GPIOBRST                //bit01
    5 T+ y, G$ o6 a) j
69.         //        &~RCC_AHB2RSTR_GPIOARST                //bit00
    
70.         ;
    
71.         RCC->AHB2ENR = 0                        //default: 0x0000 0000
    
72.         //        |RCC_AHB2ENR_RNGEN                        //bit26
    5 O1 j/ @' ~& b: U
73.         //        |RCC_AHB2ENR_DAC4EN                        //bit19
    % k' c$ J7 x2 a( B8 x3 _
74.         //        |RCC_AHB2ENR_DAC3EN                        //bit18
    
75.         //        |RCC_AHB2ENR_DAC2EN                        //bit17
    
76.         //        |RCC_AHB2ENR_DAC1EN                        //bit16
    8 Y0 \5 i1 c6 K; w; q; d: b6 ^
77.         //        |RCC_AHB2ENR_ADC345EN                //bit14
    
78.         //        |RCC_AHB2ENR_ADC12EN                //bit13
    
79.         //        |RCC_AHB2ENR_GPIOGEN                //bit06
    1 L& Z+ _6 j5 e% g3 m7 G( M
80.         //        |RCC_AHB2ENR_GPIOFEN                //bit05
    
81.         //        |RCC_AHB2ENR_GPIOEEN                //bit04
    
82.         //        |RCC_AHB2ENR_GPIODEN                //bit03
    ( y% H! n- A1 P, ]5 N& n
83.                 |RCC_AHB2ENR_GPIOCEN                //bit02
    ; _- g+ C4 S8 r) q, C' U
84.         //        |RCC_AHB2ENR_GPIOBEN                //bit01
    
85.         //        |RCC_AHB2ENR_GPIOAEN                //bit00
    % A9 X( r" x; n. [  [
86.         ;
    $ h9 i8 v8 E: o5 K
87.         //--------------------------------------------------------------------------------------//
    2 o5 p9 `3 D0 c5 g: w+ a
88.         //---------------------------------------- AHB3 ----------------------------------------//
    ; R& G0 E. @3 h; [% b
89.         //--------------------------------------------------------------------------------------//
    4 {3 P* o5 ]) p. M
90.         RCC->AHB3RSTR |= 0                        //default:0x0000 0000
    
91.         //        |RCC_AHB3RSTR_QSPIRST                //bit08
    3 Y5 w# A6 U& o6 v7 D
92.         //        |RCC_AHB3RSTR_FMCRST                //bit00
    
93.         ;
    / V3 n2 P6 h: S3 n0 c& y: [
94.         RCC->AHB3RSTR &= 0xffffffff        //default:0x0000 0000
    2 r6 v, @7 O1 V. l+ \8 Q0 w
95.         //        &~RCC_AHB3RSTR_QSPIRST                //bit08
    
96.         //        &~RCC_AHB3RSTR_FMCRST                //bit00
    
97.         ;
    
98. 
    ! ]. [8 z  x3 e9 l  o
99.         RCC->AHB3ENR |= 0                        //default: 0x0000 0000
    
100.         //        |RCC_AHB3ENR_QSPIEN                        //bit08
     
101.         //        |RCC_AHB3ENR_FMCEN                        //bit00
     
102.         ;
     2 ]3 y: ^7 h- |
103.         //--------------------------------------------------------------------------------------//
     6 U: ^5 r1 E3 K5 b
104.         //---------------------------------------- APB1 ----------------------------------------//
     ' ~4 a0 j1 R4 P8 s
105.         //--------------------------------------------------------------------------------------//
     
106.         RCC->APB1RSTR1 |= 0                        //default: 0x0000 0000
     
107.         //        |RCC_APB1RSTR1_LPTIM1RST        //bit31
     % r2 ~' d3 A. Q/ D# e8 P2 d
108.         //        |RCC_APB1RSTR1_I2C3RST                //bit30
     
109.         //        |RCC_APB1RSTR1_PWRRST                //bit28
     
110.         //        |RCC_APB1RSTR1_FDCANRST                //bit25
     
111.         //        |RCC_APB1RSTR1_USBRST                //bit23
     
112.         //        |RCC_APB1RSTR1_I2C2RST                //bit22
     
113.         //        |RCC_APB1RSTR1_I2C1RST                //bit21
     
114.         //        |RCC_APB1RSTR1_UART5RST                //bit20
     
115.         //        |RCC_APB1RSTR1_UART4RST                //bit19
     
116.         //        |RCC_APB1RSTR1_USART3RST        //bit18
     
117.         //        |RCC_APB1RSTR1_USART2RST        //bit17
     
118.         //        |RCC_APB1RSTR1_SPI3RST                //bit15
     
119.         //        |RCC_APB1RSTR1_SPI2RST                //bit14
     
120.         //        |RCC_APB1RSTR1_CRSRST                //bit08
     
121.                 |RCC_APB1RSTR1_TIM7RST                //bit05
     ! k7 M6 S, C) a. h
122.         //        |RCC_APB1RSTR1_TIM6RST                //bit04
     
123.         //        |RCC_APB1RSTR1_TIM5RST                //bit03
     
124.         //        |RCC_APB1RSTR1_TIM4RST                //bit02
     " t" @  I. X; T4 C: x' E7 ^9 k
125.         //        |RCC_APB1RSTR1_TIM3RST                //bit01
     
126.         //        |RCC_APB1RSTR1_TIM2RST                //bit00
     
127.         ;
     
128.         RCC->APB1RSTR1 &= 0xffffffff//default: 0x0000 0000
     * Q% g+ e* N2 N( ^( l# s* Y% p2 U! X
129.         //        &~RCC_APB1RSTR1_LPTIM1RST        //bit31
     
130.         //        &~RCC_APB1RSTR1_I2C3RST                //bit30
     
131.         //        &~RCC_APB1RSTR1_PWRRST                //bit28
     , X! S+ _5 @. w. K0 V' J3 {
132.         //        &~RCC_APB1RSTR1_FDCANRST        //bit25
     
133.         //        &~RCC_APB1RSTR1_USBRST                //bit23
     : ]/ X4 o4 }& B) C% N$ z
134.         //        &~RCC_APB1RSTR1_I2C2RST                //bit22
     
135.         //        &~RCC_APB1RSTR1_I2C1RST                //bit21
     
136.         //        &~RCC_APB1RSTR1_UART5RST        //bit20
     
137.         //        &~RCC_APB1RSTR1_UART4RST        //bit19
     
138.         //        &~RCC_APB1RSTR1_USART3RST        //bit18
     
139.         //        &~RCC_APB1RSTR1_USART2RST        //bit17
     
140.         //        &~RCC_APB1RSTR1_SPI3RST                //bit15
     3 f$ n$ n% l$ U  r8 Z  t- A. O$ m: a9 T
141.         //        &~RCC_APB1RSTR1_SPI2RST                //bit14
     
142.         //        &~RCC_APB1RSTR1_CRSRST                //bit08
     
143.                 &~RCC_APB1RSTR1_TIM7RST                //bit05
     
144.         //        &~RCC_APB1RSTR1_TIM6RST                //bit04
     * f2 C0 j7 B6 n
145.         //        &~RCC_APB1RSTR1_TIM5RST                //bit03
     
146.         //        &~RCC_APB1RSTR1_TIM4RST                //bit02
     
147.         //        &~RCC_APB1RSTR1_TIM3RST                //bit01
     
148.         //        &~RCC_APB1RSTR1_TIM2RST                //bit00
     . T* |% ~3 x8 V0 \4 V( Z
149.         ;
     $ r6 [/ c: V! a
150. 
     - q& G+ s% J$ k% [: _  B7 J9 ?1 t
151.         RCC->APB1ENR1 |= 0                        //default: 0x0000 0400
     ' s' [( r! f0 i) b8 }  L4 K+ |
152.         //        |RCC_APB1ENR1_LPTIM1EN                //bit31
     
153.         //        |RCC_APB1ENR1_I2C3EN                //bit30
     
154.         //        |RCC_APB1ENR1_PWREN                        //bit28
     
155.         //        |RCC_APB1ENR1_FDCANEN                //bit25
     2 `& r! r3 y, ]$ a3 g- [
156.         //        |RCC_APB1ENR1_USBEN                        //bit23
     # [, w, _# W' I  r
157.         //        |RCC_APB1ENR1_I2C2EN                //bit22
     : C* g( a, U4 C0 D% g
158.         //        |RCC_APB1ENR1_I2C1EN                //bit21
     ! o# f7 x6 Y9 G, w. {! M
159.         //        |RCC_APB1ENR1_UART5EN                //bit20
     
160.         //        |RCC_APB1ENR1_UART4EN                //bit19
       K5 }, T8 |3 b# q
161.         //        |RCC_APB1ENR1_USART3EN                //bit18
     7 [. U& C8 V& [% ]
162.         //        |RCC_APB1ENR1_USART2EN                //bit17
     % ^, }  o4 `( G% x: o! |
163.         //        |RCC_APB1ENR1_SPI3EN                //bit15
     
164.         //        |RCC_APB1ENR1_SPI2EN                //bit14
     - p: n8 I  `" q  u7 C
165.         //        |RCC_APB1ENR1_WWDGEN                //bit11
     # b# I7 s& }+ K9 |/ q+ c) ^2 k
166.         //        |RCC_APB1ENR1_RTCAPBEN                //bit10
     
167.         //        |RCC_APB1ENR1_CRSEN                        //bit08
     7 H" f  ~; u0 A# k0 O( Q
168.                 |RCC_APB1ENR1_TIM7EN                //bit05
     
169.         //        |RCC_APB1ENR1_TIM6EN                //bit04
     : v2 p' B" J/ C! e
170.         //        |RCC_APB1ENR1_TIM5EN                //bit03
     5 X9 ^  n8 I6 d5 m
171.         //        |RCC_APB1ENR1_TIM4EN                //bit02
     
172.         //        |RCC_APB1ENR1_TIM3EN                //bit01
     * [$ d- C& g6 I/ v" z$ v* I% I
173.         //        |RCC_APB1ENR1_TIM2EN                //bit00
     
174.         ;
     2 D& z0 |& F- K1 A, T! p0 F
175. 
     / F6 M1 T$ z' g
176. 
     
177.         RCC->APB1RSTR2 |= 0                        //default: 0x0000 0000
     
178.         //        |RCC_APB1RSTR2_UCPD1RST                //bit08
     0 `: z6 n8 ]8 b' s
179.         //        |RCC_APB1RSTR2_I2C4RST                //bit01
     ' I" N2 _2 \" a+ Q8 c% B$ ~
180.         //        |RCC_APB1RSTR2_LPUART1RST        //bit00
     
181.         ;
     
182.         RCC->APB1RSTR2 &= 0xffffffff//default: 0x0000 0000
     
183.         //        &~RCC_APB1RSTR2_UCPD1RST        //bit08
     ! r/ p* h  z% o
184.         //        &~RCC_APB1RSTR2_I2C4RST                //bit01
     
185.         //        &~RCC_APB1RSTR2_LPUART1RST        //bit00
     % d+ ~4 y8 c" @  r- o$ q
186.         ;
     ' u, R" G6 ^$ U' J  [9 m! U! ?# c
187. 
     & h5 {) ^2 M8 Q8 U/ R
188.         RCC->APB1ENR2 |= 0                        //default: 0x0000 0000
     
189.         //        |RCC_APB1ENR2_UCPD1EN                //bit08
       _) M2 ]$ j& _+ S  T+ F2 U
190.         //        |RCC_APB1ENR2_I2C4EN                //bit01
     / L! n8 g, n4 v" h8 y
191.         //        |RCC_APB1ENR2_LPUART1EN                //bit00
     ) k) s# n$ `; L
192.         ;
     3 V% z* C  |8 p
193.         //--------------------------------------------------------------------------------------//
     
194.         //---------------------------------------- APB2 ----------------------------------------//
     
195.         //--------------------------------------------------------------------------------------//
     
196.         RCC->APB2RSTR |= 0                        //default: 0x0000 0000
     * N* F8 m! `; y/ A! D
197.         //        |RCC_APB2RSTR_HRTIM1RST                //bit26
     ! z& T) K; X9 G9 K  B# g
198.         //        |RCC_APB2RSTR_SAI1RST                //bit21
     / P& A6 j4 L# p- u# n& h- T
199.         //        |RCC_APB2RSTR_TIM20RST                //bit20
     ( u; Y2 E* x3 S8 ^+ t2 z
200.         //        |RCC_APB2RSTR_TIM17RST                //bit18
     
201.         //        |RCC_APB2RSTR_TIM16RST                //bit17
     
202.         //        |RCC_APB2RSTR_TIM15RST                //bit16
     
203.         //        |RCC_APB2RSTR_SPI4RST                //bit15
     
204.         //        |RCC_APB2RSTR_USART1RST                //bit14
     ( F3 E( i$ o9 i$ F6 l  x
205.         //        |RCC_APB2RSTR_TIM8RST                //bit13
     
206.         //        |RCC_APB2RSTR_SPI1RST                //bit12
     9 i; A2 r) i' _6 r6 p
207.         //        |RCC_APB2RSTR_TIM1RST                //bit11
     , ], r! X9 J* d, E6 i. C2 s
208.         //        |RCC_APB2RSTR_SYSCFGRST                //bit00
     
209.         ;
     ' r6 g. `' r2 i  ]  m" O
210.         RCC->APB2RSTR &= 0xffffffff        //default: 0x0000 0000
     8 K" v, |; T/ d' W
211.         //        &~RCC_APB2RSTR_HRTIM1RST        //bit26
     3 X* y' l/ I! K2 d
212.         //        &~RCC_APB2RSTR_SAI1RST                //bit21
     3 c$ E3 R* j9 I2 W: k
213.         //        &~RCC_APB2RSTR_TIM20RST                //bit20
     
214.         //        &~RCC_APB2RSTR_TIM17RST                //bit18
     
215.         //        &~RCC_APB2RSTR_TIM16RST                //bit17
     8 |* r0 d* k! w# W1 F" v
216.         //        &~RCC_APB2RSTR_TIM15RST                //bit16
     : Z1 x& k% S9 N4 v. e1 C
217.         //        &~RCC_APB2RSTR_SPI4RST                //bit15
     $ ~$ ]( z8 B( Q+ l2 g1 }0 I& n
218.         //        &~RCC_APB2RSTR_USART1RST        //bit14
     / U& J0 X( ]# K6 z
219.         //        &~RCC_APB2RSTR_TIM8RST                //bit13
     0 t8 T1 P5 C# y- p8 X5 v
220.         //        &~RCC_APB2RSTR_SPI1RST                //bit12
     / d6 _% ?6 ?$ z& j! m! U
221.         //        &~RCC_APB2RSTR_TIM1RST                //bit11
     8 E$ w0 X4 `' y7 v! S
222.         //        &~RCC_APB2RSTR_SYSCFGRST        //bit00
     : M9 o; Y' ~9 i
223.         ;
     
224. 
     
225.         RCC->APB2ENR |= 0                        //default: 0x0000 0000
     
226.         //        |RCC_APB2ENR_HRTIM1EN                //bit26
     , u3 g/ L, E# |6 ?4 `
227.         //        |RCC_APB2ENR_SAI1EN                        //bit21
     0 G7 o. m3 O8 ?9 U# B4 N1 }8 B
228.         //        |RCC_APB2ENR_TIM20EN                //bit20
     ' c7 g; q) @' B5 H: l
229.         //        |RCC_APB2ENR_TIM17EN                //bit18
     4 O1 W$ C; y8 \: ]/ k7 c% `
230.         //        |RCC_APB2ENR_TIM16EN                //bit17
     + |; L: A" h8 t$ R2 f' ?
231.         //        |RCC_APB2ENR_TIM15EN                //bit16
     ! I* K9 D- B: g& s4 t
232.         //        |RCC_APB2ENR_SPI4EN                        //bit15
     
233.         //        |RCC_APB2ENR_USART1EN                //bit14
     
234.         //        |RCC_APB2ENR_TIM8EN                        //bit13
     , _& A9 J$ K9 t" V, R& _- i- u7 y
235.         //        |RCC_APB2ENR_SPI1EN                        //bit12
     
236.         //        |RCC_APB2ENR_TIM1EN                        //bit11
     
237.         //        |RCC_APB2ENR_SYSCFGEN                //bit00
     
238.         ;
     ( X! H$ S' E% Y0 ]9 r( ?
239. }
       X* Q( r( |' l' H! A5 L

复制代码

& Q% K  n4 Q! ^+ C+ N