如题,我的目标板有一片 STM32L432KBU6。现在在开发过程中想要禁用掉 nJTRST 把 PB4 用作 GPIO,但又不想因此中断四线制 JTAG。这该怎么办? 限制条件:
背景: 我之前是做过类似的设计的:STM32F103C8T6 + XC2C32A CPLD 共用一个 JTAG 接口。STM32F1 可以通过 AFIO->MAPR 去禁用掉 nJTRST 而不影响 JTAG 调试接口和 Xilinx iMPACT 通过 JTAG 烧录 CPLD。现在的问题是 STM32L432KBU6 取消了 AFIO 改作 SYSCFG,但 SYSCFG 里面也没有找到对应的寄存器,而直接修修改 GPIOB->AFIO[0] 寄存器把 PB4 从 AFIO 0 改成 AFIO 5(SPI1)会中断 JTAG 调试。如何解决? |
STM CUBE AI错误导入onnx模型报错
L433单片机的SPI3,在从模式,开接收中断情况下的问题
stm32L476部分电脑读不到驱动
AN2867的晶振布局问题
STM32L431KBU6 可能为引脚焊接不良问题
STM32L476 DFSDM 时钟配置
STM32L476 HAL_FLASHEx_Erase() 问题
L432ADC量程一半的数值异常
STLINK-V3MODS多路桥接
STM32L471系列能否设置为Single Bank模式
是这个寄存器 (忽略红线)
配置成第二种模式就可以了
评分
查看全部评分
STM32F103 这个我是知道的。STM32L432 没有这个寄存器。您是不是目标芯片型号看错了?
抱歉 确实看错了
这个芯片没用过
刚找了一下 L4的芯片没有这个寄存器 上电默认功能就是用做调试口的 属于引脚复用 要做普通口就直接把这个引脚配置成普通模式就可以了 手册上是这么写的 你试一下
现在的问题就是直接配置,然后在写入 GPIOB->MODER 或 GPIOB->AFRL 的瞬间 JTAG 中断。