请选择 进入手机版 | 继续访问电脑版

你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

基于STM32H7 DMA传输的SPI 应用示例

[复制链接]
oneside 发布时间:2019-12-5 10:45
这里使用stm32h743-Nucleo板做个基于DMA传输的SPI收发应用示例。选择SPI1,MOSI与MISO短接,通过DMA自发自收,分开启Cache和不开启Cache来配置演示,以供参考。

- ]$ L- l! g2 n8 _- p) e8 a
利用STM32CubeMx进行配置,生成基于ARM MDK环境和Cube库的初始化代码。
4 f  b. T$ g0 [+ J) ^5 W+ o( S
SPI1配置在双工主角色,数据位设置为16位。开启SPI的TX/RX的DMA请求。

8 e0 t* a: C  H7 F: {# A
11.png
8 |; t. U0 e1 y5 O& k( t
完成其它有关时钟、中断配置后,生成初始化代码并建立工程。

9 R7 _1 H$ G) W
一、先不打开Cache。【屏蔽掉相关代码语句】
# Y& G+ l/ n4 b, P( E
22.png

4 [6 p1 I% T# x, y
我在主程序里周期性地修改待发送的数据,并使能SPI及DMA传输进行数据收发。
. N5 x3 q; x# \
这里定义了两个内存数组用于数据的收发缓冲,分别是:

* @0 d# D" U8 a& \2 Q
33.png

: |. T2 v3 P. p$ m; J
实验中我只各用到6个数据,并事先初始化。【对于验证而言,初始值是多少不重要】。

2 ]6 K5 c( G" |2 B6 v# U8 N- R
添加相关用户代码。这里我没有开启DMA传输相关中断,这点可以根据需要开启。

; |2 Z9 U! i& _
44.png
+ K7 b( s% D5 H- }
代码整理、调试完毕,看看结果。下面是通过打断点,在两个时刻的两幅截图。【注:接收缓冲区的起始地址为0x24000020,属于AXIM RAM区】。
5 s6 T3 O/ L0 {) Z! H1 E9 w
55.jpg
* l& C! p/ X. S) Q0 I) \7 Y7 X) S
不难看出,收发数据很一致,那我们接下来看看使用Cache的情况。
二、开启Cache时的情况。
2 c, f4 n* L% i* @8 W/ R) D
66.png

0 S: V; |. y+ h$ u
整个工作流程跟上面一样,在主程序里循环地触发SPI的DMA传输。因为开启了Cache,我们要注意数据一致性问题的处理。在主循环的修改发送收据操作后做了Dcache的清除和失效操作。当然,我们也可以开启DMA传输中断,比方在传输完成中断里做Cache相关的数据更新与维护操作。整个用户代码跟上面不开启Cache时几乎一样,就最后多了一句跟Cache相关的代码。
8 ]* {+ R7 Z& k  M* K
77.jpg
1 h& Y9 R4 T9 N/ z& u" c! i
稍作整理、编译运行,看看结果。同样,下面是通过打断点,在两个时刻的两幅截图。【注:接收缓冲区起始地址是0x24000020,属于AXIM RAM区】。
  m' K. m4 x1 e. e2 V0 z" R( y
88.jpg

( ?: t$ q7 V& K
从验证结果可以看出,发送、接收的数据非常地一致。

! x" [6 ~+ [* f0 a
这里提醒下,如果开启DCache,对于会被Cache的数据缓冲区,其地址以及缓冲区大小须遵循32字节对齐的原则。所以,关于收发缓冲区的定义及初始化,开启Cache时跟不开启Cache稍有点差异。【下面的6代表代码中用到的六个16位半字数据】

' q1 t' C9 ~) ~! n
99.png

) U. {' q1 j' |: K3 E7 h好,整个示例就分享到这里,需要用到的代码都贴出来了。另外,当开启Cache之后,关于数据更新与维护我们也可以通过配置MPU来实现。
: @$ ]0 @; c# A) c$ X
- f: x3 n6 d# S9 @! D- _! {) d

- M- q1 J* O9 [. R
6 m  ~7 z: Z% @8 \

  G' K0 E+ F/ j% {
收藏 评论0 发布时间:2019-12-5 10:45

举报

0个回答
关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新和工艺
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版