使用 STM32F101xx 和 STM32F103xxDMA 控制器
; o: A7 U8 t( x3 X' M4 P
1 前言
' T- |$ A; M* {4 i, ]1 W3 s
0 S! w3 L# P. b这篇应用笔记描述了怎么使用STM32F101xx 和 STM32F103xx的直接存储器访问(DMA)控制器。STM32F101xx和STM32F103xx的DMA控制器、CortexTM-M3内核、高级微控制器总线架构(AMBA)总线和存储器系统，使得STM32具有高的数据带宽，并能使用户开发出低延迟、快响应的软件。
9 J. l" E+ ]* M3 I$ U) s
$ d. o4 m0 y" f! f2 m: u0 w这篇文档也描述了怎样充分利用这些特性，以及对于不同的外设和子系统怎样保证正确的响应时间。

+ ~5 ^6 Q* t/ n在下文中STM32F101xx和STM32F103xx都记作STM32F10xxx，DMA控制器都记作DMA。
3 t: ]& n$ r& v. C& l' S- E
0 \) M: z( c# e, w5 k2 DMA控制器

DMA是AMBA的先进高性能总线(AHB)上的设备，它有2个AHB端口：一个是从端口，用于配置DMA，另一个是主端口，使得DMA可以在不同的从设备之间传输数据。
2 e4 ^" N! r" }& r, E
DMA的作用是在没有Cortex-M3核心的干预下，在后台完成数据传输。在传输数据的过程中，主处理器可以执行其它任务，只有在整个数据块传输结束后，需要处理这些数据时才会中断主处理器的操作。它可以在对系统性能产生较小影响的情况下，实现大量数据的传输。

4 M; T) S4 o% F9 YDMA主要用来为不同的外设模块实现集中的数据缓冲存储区(通常在系统的SRAM中)。与分布式的解决方法(每个外设需要实现自己的数据存储)相比，这种解决方法无论在芯片使用面积还是功耗方面都要更胜一筹。

" p1 p9 `5 S% Z; m# q7 ySTM32F10XXX的DMA控制器充分利用了Cortex-M3哈佛架构和多层总线系统的优势，达到非常低的DMA数据传输延时和CPU响应中断延迟。

# w  p# v% K1 W0 M2 k/ H1 V2.1 DMA的主要特性

6 {6 R  W5 Y) p) {DMA具有以下的特性：
● 7个DMA通道(通道1至7)支持单向的从源端到目标端的数据传输
1 W3 R( X" v. o9 M5 `& C ● 硬件DMA通道优先级和可编程的软件DMA通道优先级
● 支持存储器到存储器、存储器到外设、外设到存储器、外设到外设的数据传输(存储器可以是SRAM或者闪存)
# N' f3 l  [) v5 @$ G/ M ● 能够对硬件/软件传输进行控制
● 传输时自动增加存储器和外设指针
● 可编程传输数据字长度
2 e# c! `" U- [. f& [! g# g ● 自动的总线错误管理
' p- g0 |6 [/ W9 t1 `0 ?% v5 H ● 循环模式/非循环模式
● 可传输高达65536个数据字

DMA旨在为所有外设提供相对较大的数据缓冲区，这些缓冲区一般位于系统的SRAM中。

: N5 Z1 Y8 g5 R4 B, {6 C每一个通道在特定的时间里分配给唯一的外设，连接到同一个DMA通道的外设(表1中的通道1到通道7)不能够同时使用DMA功能。

3 a0 Z: V+ K. c0 s0 h支持DMA的外设如表1所示，DMA服务的外设和总线系统结构也在图1中所示。
6 V! `4 U' @  {9 d
9 Z% [! v" A" N3 S( m表1 DMA服务的外设和DMA通道分配
9 o6 K7 i% T. u  A5 j0 Q
) K  G! f# f/ l2 G  i$ C2 T2 F

6 I  U( v$ j2 C- ~- m

.........

3 ^1 b5 P: g6 ~' \' m/ R9 V' M

想了解更多，请下载原文阅读

下载地址1>>   下载地址2>>    更多中文文档>>

) o3 ^/ O& @' l# B/ J

收藏