STM32F413/423单片机参考手册
: D5 l: M" I" f9 h- u; j8 h7 {
" {4 D2 C) K1 u+ @7 u& z前言

本参考手册面向应用开发人员， 提供有关使用 STM32F413/423 微控制器存储器与外设的完整信息。
# B8 Z% J3 T/ ?" Y! q& F
, N9 Q9 m2 `$ k* v. xSTM32F413/423 构成一个微控制器系列，各产品具有不同的存储器大小、封装和外设。有关订购信息以及器件的机械与电气特性，请参见数据手册。

有关 Arm® 带 FPU 的 Cortex®-M4 内核的信息，请参见Cortex®-M4 技术参考手册。
& D" C$ L; ^  D! l1 X) W
/ y# |- _1 x$ y& e7 g相关文档意法半导体网站 www.st.com 提供以下文档：

• STM32F413/423xG/xH 数据手册
• STM32F3 和 STM32F4 系列带 FPU 的 Cortex®-M4 编程手册 (PM0214)，提供关于 Arm带 FPU 的 Cortex®-M4 的信息。
  ! l/ U0 l) Q3 ~  I4 c

1 文档约定
) E' z. g5 {+ d/ s. r
1.1 一般信息

& e0 k% c& ^* E3 D) aSTM32F413/423 器件具有 Arm®(a) Cortex®-M4 with FPU 内核

$ R8 D: w6 h8 @1.2 寄存器相关缩写词列表

' E4 P% F. O) P* l% O) I寄存器说明中使用以下缩写词(b)：  

读/写 (rw)                           软件可以读写该位。
& V- N! X! y; k- A. {( E只读 (r)                               软件只能读取该位。
, s; u/ m& j/ e( t1 T只写 (w)                              软件只能写入该位。读取该位时将返回复位值。
读取/写入 0 清零 (rc_w0)      软件可以通过读取该位，也可以通过写入 0 将该位清零。写入 1 对该位的值无影响。
) a9 b/ F) f# \6 L, C# ?. P读取/写入 1 清零 (rc_w1)      软件可以通过读取该位，也可以通过写入 1 将该位清零。写入 0 对该位的值无影响。
+ K, z1 J. X1 n) H! j' O8 O2 x读取/写入清零 (rc_w)           软件可以通过读取该位，也可以通过写入寄存器将该位清零。写入该位的值并不重要。
% C2 H! N! C& w4 [! I' P# p* ]读取/读取清零 (rc_r)            软件可以读取该位。读取该位时，将自动清零。写入该位对其值无影响。
读取/读取置位 (rs_r)            软件可以读取该位。读取该位时，将自动置位。写入该位对其值无影响。
9 g3 s/ z- q. J1 K9 }% y7 ?读取/置位 (rs)                     软件可以读取该位，也可将其置 1。写入 0 对该位的值无影响。
- g# ^" z# T1 j5 G7 O% A1 N7 E读/仅可写入一次 (rwo)        软件仅可写入一次该位，但可随时读取该位。只能通过复位将该位返回到复位值。
8 S$ x" h$ b& u* V" w( L$ r切换 (t)                              软件可以通过写入 1 来切换该位。写入 0 无影响。
9 i# u  ~% F/ K8 S只读写触发 (rt_w1)             软件可以读取该位。写入 1 时，将触发事件，但不会影响该位的值。
保留 (Res.)                        保留位，必须保持复位值。

% f$ p/ T# _5 c9 H: U. j/ }5 F  ~1.3 词汇表
0 Q; }; \  F3 Y
' E- w: B: p0 |8 L# S% L+ k# p) z本节简要介绍本文档中所用首字母缩略词和缩写词的定义：

• 字：32 位数据。
• 半字：16 位数据。
• 字节：8 位数据。
• IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新编程。
• ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、SWD 协议或自举程序对微控制器的 Flash 进行编程。
• 选项字节：存储于 Flash 中的产品配置位。
• AHB：高级高性能总线。
  

% F9 B" ?; C, ~7 ]! \  l1.4 外设可用性
3 a2 f0 J; D2 z+ ~! r& C' ]3 I有关各型号产品的外设可用性及数量的信息，请参见特殊器件数据手册。
- E: G0 m- ^3 [2 系统和存储器概述
+ i1 b1 ~3 S% q( F! O
5 f: U" M: V4 p  c2.1 系统架构
9 }" F' f1 C& {4 z% Q* Z9 o+ n6 }; i( H
4 c/ p: @3 ~6 o% U( T/ D- ]: a" aSTM32F413/423 的主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连：

$ p1 @3 ~* q7 V$ H% R2 u六条主控总线：
7 u7 B2 Z. R& v3 g; |. X( p# ?5 C2 T   – 带 FPU 的 Cortex®-M4内核 I 总线、D 总线和 S 总线
   – DMA1 存储器总线
   – DMA2 存储器总线
& |" m" J6 N4 \; ]) A, O   – DMA2 外设总线
- B: M. N3 h' z( h3 Y. s
七条被控总线：
   – 内部 Flash ICode 总线
   – 内部 Flash DCode 总线
! g% X# c* |- f, Q   – 主内部 SRAM1 (256 KB)
   – 辅助内部 SRAM2 (64 KB)
7 T! P1 u* C' B3 E   – AHB1 外设（包括 AHB-APB 总线桥和 APB 外设）
4 ^/ j0 E+ z) }4 D0 e; a- k   – AHB2 外设
   – FSMC/QuadSPI

+ i) @( k4 N+ v# I- Y1 `借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。此架构如图 1 所示。
9 g( E6 k. t: b7 t

0 \$ ]- E7 Q- K) `' j; P- j

2.1.1 I 总线

/ I  Q  K( U# F

此总线用于将带 FPU 的 Cortex®-M4 内核的指令总线连接到总线矩阵。内核通过此总线获取指令。此总线访问的对象是包含代码的存储器（内部 Flash/SRAM1/SRAM2）。

- s2 r/ T1 ~& h( ]4 L! o

2.1.2 D 总线

6 k5 A' Q0 {( K: v: l5 B; Z3 H

此总线用于将带 FPU 的 Cortex®-M4 的数据总线连接到总线矩阵。内核通过此总线进行立即数加载和调试访问。此总线访问的对象是包含代码或数据的存储器（内部 Flash/SRAM1/SRAM2）。

2.1.3 S 总线

* n/ x: r" j- d8 h+ I& b

此总线用于将带 FPU 的 Cortex®-M4 内核的系统总线连接到总线矩阵。此总线用于访问位于外设、SRAM1 或 SRAM2 中的数据。也可通过此总线获取指令（效率低于 ICode）。此总线访问的对象是内部 SRAM1/SRAM2、包括 APB 外设在内的 AHB1 外设、AHB2 外设和外部存储器（通过外设接口 FSMC 和 QUADSPI）。

..............

想了解更多，请下载原文阅读

下载地址1>>     下载地址2>>     更多中文文档>>