STM32L4Rxxx和STM32L4Sxxx单片机参考手册

6 Q$ K3 O6 n/ f* h& `" p前言
6 {: n* U6 l* Z  k5 ^6 W( W本参考手册面向应用开发人员，提供有关使用 STM32L4Rxxx 和 STM32L4Sxxx 微控制器存 储器与外设的完整信息。

+ Z8 [" F) t+ Y$ [STM32L4Rxxx 和 STM32L4Sxxx 构成微控制器系列，各产品具有不同的存储器大小、封装和 外设。
) x% U) A9 j. r8 S6 @( m* I% f
7 N% i% ^, b' R有关订购信息以及器件的机械与电气特性，请参见相应的数据手册。

4 t: N4 V' d' ~: s有关 Arm® Cortex®-M4 内核的信息，请参见 Cortex®-M4 技术参考手册。

相关文档 
4 ?' c/ }; y$ h' G& p$ ?) S

• Cortex®-M4 技术参考手册，可从 http://infocenter.arm.com 下载 
• STM32L4S5xx、STM32L4S7xx 和 STM32L4S9xx 数据手册 
• STM32L4R5xx、STM32L4R7xx 和 STM32L4R9xx 数据手册 
• STM32F3、STM32F4、STM32L4 和 STM32L4+ 系列 Cortex®-M4 (PM0214)
  

# ]/ u- `, g2 ?1 文档约定

1.1 寄存器相关缩写词列表
寄存器说明中使用以下缩写词(a)：
: v$ k% }2 U5 }9 g2 ~! T. O
读/写 (rw)                          软件可以读写该位。
, e3 z3 T: f2 t4 k2 W1 T( ~( p6 s只读 (r)                             软件只能读取该位。
( R2 x+ c' y5 Z+ h6 Z只写 (w)                            软件只能写入该位。读取该位时将返回复位值。
读取/写入 0 清零 (rc_w0)    软件可以读取该位，也可以通过写入 0 将该位清零。写入 1 对该位的值无 影响。
读取/写入 1 清零 (rc_w1)    软件可以读取该位，也可以通过写入 1 将该位清零。写入 0 对该位的值无 影响。
读取/写入清零 (rc_w)          软件可以读取该位，也可以通过写入寄存器将该位清零。写入该位的值并 不重要。
读取/读取清零 (rc_r)           软件可以读取该位。读取该位时，将自动清零。写入该位对其值无影响。
读取/读取置位 (rs_r)           软件可以读取该位。读取该位时，将自动置 1。写入该位对其值无影响。
读取/置位 (rs)                    软件可以读取该位，也可将其置 1。写入 0 对该位的值无影响。
+ P# x& V- k3 S% x  b" K5 f读/仅可写入一次 (rwo)        软件仅可写入一次该位，但可随时读取该位。只能通过复位将该位返回到 复位值。
, B. \3 w+ c/ I8 C2 N% u, a( m切换 (t)                             软件可以通过写入 1 来切换该位。写入 0 无影响。
- H9 k" v1 E& q& _只读，写触发 (rt_w1)         软件可以读取该位。写入 1 时，将触发事件，但不会影响该位的值。
保留 (Res.)                        保留位，必须保持复位值。
4 b& @1 M3 ~4 u8 x
1.2 词汇表

- `) S/ D2 x, E% W; B本节简要介绍本文档中所用首字母缩略词和缩写词的定义： 
- ~. x( E5 S3 Z- Q, Z( Y( l* F

• 字：32 位数据。 
• 半字：16 位数据。 
• 字节：8 位数据。 
• IAP（在应用中编程）：IAP 是指可以在用户程序运行期间对微控制器的 Flash 进行重新 编程。 
• ICP（在线编程）：ICP 是指可以在器件安装于用户应用电路板上时使用 JTAG 协议、 SWD 协议或自举程序对微控制器的 Flash 进行编程。 
• 选项字节：存储于 Flash 中的产品配置位。 
• OBL：选项字节加载器。 
• AHB：高级高性能总线。 
• APB：高级外设总线。
  ! Z( t! g+ \3 k3 d: j

1.3 外设可用性

( Z, c# V" b; {$ l有关各型号产品的外设数量意义可用性信息，请参见相关器件数据手册。

& k0 l4 C' y" X# v0 g6 _2 系统和存储器概述
, Y+ U( y0 q/ ]& Y- q+ j; d
% J' u% N& K7 O% {4 Y# E6 \) P2.1 系统架构
; p" J; z+ m2 G! T主系统由 32 位多层 AHB 总线矩阵构成，可实现以下部分的互连
+ @& H0 u* |# G
5 z  P- b$ `4 b最多九条主控总线：
9 M, m  I9 g7 y- }3 A+ V5 B– Cortex®-M4（带 FPU 内核 I 总线）
– Cortex®-M4（带 FPU 内核 D 总线）
– Cortex®-M4（带 FPU 内核 S 总线）
6 s# J  J) ]2 d– DMA1
– DMA2
, i( W7 r# d/ v$ g; D– DMA2D（Chrom-Art 加速器™）存储器总线
– LCD-TFT 控制器 DMA 总线
* [9 O( ^' O) h$ R; l* H1 l3 K, J– SDMMC1 总线
* z( E# ?( ^& y: W0 _– GFXMMU (Chrom-GRC™) 总线

7 I( v& `; S1 c4 T8 R+ K+ b最多十一条被控总线：
– ICode 总线上的内部 Flash
% U/ R) j% Z8 N4 S, A, ~– DCode 总线上的内部 Flash
( \# x2 i$ d1 s: R– 内部 SRAM1 (192 KB)
7 y$ {4 \5 W/ a' Z8 G3 }1 i– 内部 SRAM2 (64 KB)
– 内部 SRAM3 (384 KB)
– GFXMMU (Chrom-GRC™)
– AHB1 外设（包括 AHB-APB 总线桥和 APB 外设（连接到 APB1 和 APB2））
  {, j/ c6 W* ?2 z4 Y% O– AHB2 外设
– 灵活存储控制器 (FMC)
– OCTOSPI1
– OCTOSPI2
5 g+ `) N8 F/ S+ W
借助总线矩阵，可以实现主控总线到被控总线的访问，这样即使在多个高速外设同时运行期间，系统也可以实现并发访问和高效运行。此架构如图 1 所示：
2 [" G/ `; d4 Q' n
0 h; j* T# F; q. d/ H/ m

..............

3 L, W% ^! v+ r* u- B5 s

想了解更多，请下载原文阅读

下载地址1>>            下载地址2>>    更多中文文档>>

6 a/ N5 Q# k- [# t' ?4 ^

非常感谢

感谢