意法半导体(ST)在DAC 2009大会上发布设计方法的最新进展

分享到:


中国,2009年8月10日 —— 全球领先的创新半导体公司意法半导体(纽约证券交易所代码:STM),携多篇独创论文和合著论文参加日前在加州旧金山举行的DAC 2009(设计自动化国际研讨会)。在复杂系统级芯片(SoC)的3D叠装、物理设计、系统级芯片设计和IC可靠性领域,意法半导体的设计方法与自动化取得众多新进展,成为关注重点。

在DAC 2009“管理日”专题研讨会上,意法半导体中央CAD及设计解决方案部总经理Philippe Magarshack发布论文《3-D叠装:消费电子系统级芯片的发展机遇与趋势》,这篇论文探讨一项很有前景的3-D集成技术,具有更高的晶体管密度、更快的连接速度、异类技术集成、更低功耗和成本、更短的产品上市时间等优点,这项技术可望把摩尔定律发展势头延续到产业发展的下一个十年期。不过,3-D集成也需克服一些挑战:此项技术需要一系列新功能,包括制程、架构、设计方法和工具,以及在消费电子应用3-D芯片量产之前的测试解决方案的开发。

意法半导体还发布几份有关物理设计和系统级设计的论文,包括对架构级设计和功率估算技术的探讨,以及有关IP重用的设计自动化问题。

意法半导体的工程师在一篇论文中探讨在极短的期限内设计差异化系统级芯片衍生产品的必要性。该论文介绍设计创造向更高水平的抽象层的迁移方法,简要介绍ESL(电子系统级)设计方法,以解决半导体工业中日益增加的挑战性设计难题。此外,该论文还围绕功率性能和芯片面积两个主题探讨最佳的设计方案。

另外一篇论文将探讨意法半导体的工程师如何利用SPIRIT(在工具流程内封装、集成和复用IP所使用的结构)联盟的IP-XACT标准,通过设计自动化使IP被重新使用,为意法半导体(与飞思卡尔合作)的开发项目提供系统级芯片集成解决方案,以快速开发新系列的32位车用微控制器。

另一篇论文的主题是数字消费电子IC的设计效率的改进方法。意法半导体的工程师提出,让前工序设计人员创建架构级的系统级芯片,以便提前透析在设计获取阶段存在的潜在设计实现问题。

对于无线通信和固话应用,电源管理也是一个日益重要的问题。意法半导体工程师介绍一个架构级的功率规划和估算系统,以应对在便携产品中维护和延长电池使用周期所需克服的挑战。

意法半导体的工程师还在两篇论文中探讨测试和可靠性问题。一篇论文介绍用于多电压设计和ATPG(自动测试向量生成)的低功耗DFT(可测试性设计)流程。第二篇论文探讨能够降低EMI(电磁干扰)、创建非常稳健的车用IC设计的方法。

 

 

 
 


 

继续阅读
ST携手施耐德电气,助力智能楼宇实现数字化人流量监测

意法半导体与能源管理和工业自动化数字化转型的市场领导者施耐德电气(Schneider Electric)联合推出一款物联网传感器原型。通过监测建筑物的居住率和使用率,该解决方案可以实现新型物业管理服务,提高楼宇的能源管理效率。

【强强联手】ST携手高通科技,为下一代移动、可穿戴及IoT等应用打造传感器解决方案

在该计划中,意法半导体为OEM厂商提供经过预验证的MEMS和其他传感器软件,为下一代智能手机、互联PC、物联网和可穿戴设备提供先进的功能。近期,高通科技已在其最新的先进5G移动参考平台内预选了意法半导体最新的高精度、低功耗、带智能传感器软件的运动跟踪IC,以及意法半导体精确度最高的压力传感器。

意法半导体推出薄型贴装肖特基二极管,提高功率密度和能效

中国,2020年8月3日——意法半导体新推出26款封装采用薄型SMA和SMB扁平封装、额定电压25-200V、额定电流1-5A的肖特基二极管。

意法半导体发布STM32状态监测功能包,通过Cartesiam工具简化机器学习过程

中国,2020年7月29日——意法半导体发布一款免费的STM32软件功能包,让用户可以用微控制器探索套件快速创建、训练、部署工业状态监测智能边缘设备。

小小的ST25,大大的安全保障——意法半导体即将亮相IOTE2020深圳国际物联网展

IOTE2020第十四届国际物联网展·深圳站将于2020年7月29日-31日在深圳(福田)会展中心盛大开幕,琳琅满目,群英荟萃,炫感物联,智慧新基!