JTAG的原理

标签:jtag原理
分享到:

    为了测试我们的PCB板的方便,JTAG这个东西被搞了出来。如果想更多的了解JTAG,大家可以去看看IEEE 1149.1的标准,如果只是和我一样,想了解一下的话,大家可以看看Mark Zwolinski著《VHDL数字系统设计》,电子工业出版社出版了他的中文版。
没一个JTAG兼容的元件都有一个共用的测试结构,这种结构基本单元如下:
1、测试存取端口
测试存取端口包括4个或5个为测试增加的引脚。这些引脚是:
TDI和TDO(测试数据输入和输出)。数据和指令通过扫描路径送至IC。没有办法从指令中区分数据,或者判断一系列位的目标是到达哪个特定的IC。因此,下面的引脚用来控制数据流向。
TMS(测试模式选择)。与TCK引脚一起,TMS引脚用来控制一个状态机以决定每位通过TDI到达目的地。
TCK(测试时钟)
TRST(测试复位),这是可选的异步复位信号,很多的JTAG电路中没有这个信号。
2、TAP控制器
TAP控制器是一个具有16个状态的状态机,它用来控制测试。状态机的输入是TCK和TMS,输出是其它寄存器的控制信号。下图是我在一个网站上找到的他的状态图,大家也可以在google的图片里面搜索tap controller,就可以搜索到这个状态图。
jtag.jpg
通过这个图可以看出,TMS脚上保持5个时钟周期的高电平,会使得状态机从任何状态进入Test-Logic-Reset。TAP控制器发出的控制信号用来启动器件中的其它寄存器。这样,如果到达TDI的位序列合适,就将被送到指令寄存器或者特别的数据寄存器。
3、测试数据寄存器(Test Data Registers)
一个与边界扫描兼容的元件必须将其所有的输入和输出连接至扫描路径。一下描述的特殊单元用来实现扫描寄存器。另外,必须有一位的旁路寄存器,这样可以通过绕开元件的边界扫描寄存器来缩短扫描路径。另外还需要一些其他的寄存器,例如,一个IC可能需要一个标志寄存器,这个寄存器的内容可以通过扫描访问来确定PCB板上是否装配了正确的IC。同样,我们可以通过边界扫描接口访问器件的内部扫描路径。某些可编程逻辑生产商允许使用边界扫描器件来对器件进行编程,因此,另一种可能的数据寄存器是配置寄存器。
4、指令寄存器(Instruction Register)
指令寄存器至少有2位,这依赖于实现的测试数目。它定义了测试数据寄存器的使用。指令寄存器还产生进一步的控制信号。
边界扫描单元有四种操作模式:
1、普通模式。一般的系统数据从In传输至OUT
2、扫描模式。shfiterDR选择SCAN_IN引脚,ClockDR提供扫描路径时钟。ShifterDR值由Tap控制器中相似的名称的状态得来。当TAP控制器处于状态capture-DR或者shifter-DR时,断言ClockDR
3、捕捉模式。ShiftDR选择In引脚,数据由ClockDR时钟送入扫描路径寄存器来对系统进行快照
4、更新模式。在捕捉或者扫描之后,数依据通过UpdateDR一个时钟沿从左边沿触发送至OUT。

 

 

 

 
 
继续阅读
流行成风挖孔屏的原理浅析

华为Nova4的挖孔屏手机也要正式亮相了。今天我们就来解析一下这个如今正要开始流行成风的挖孔屏。目前挖孔屏所采用的方式有两种,“盲孔”和“通孔”。

JTAG仿真口电路设计

连接测试组(JTAG,Joint Test Action Group)接口用于连接最小系统板和仿真器,实现仿真器对DSP的访问,JTAG接口的连接需要和仿真器上的接口一致。不论什么型号的仿真器,其JTAG接口都满足IEEE 1149.1的标准。

JTAG的原理

为了测试我们的PCB板的方便,JTAG这个东西被搞了出来。如果想更多的了解JTAG,大家可以去看看IEEE 1149.1的标准,如果只是和我一样,想了解一下的话,大家可以看看Mark Zwolinski著《VHDL数字系统设计》,电子工业出版社出版了他的中文版。 没一个JTAG兼容的元件都有一个共用的测试结构,这种结构基本单元如下: 1、测试存取端口 测试存取端口包括4个或5个为测试增加的引脚。这些引脚是: TDI和TDO(测试数据输入和输出)。数据和指令通过扫描路径送至IC。没有办法从指

基于JTAG的星型扫描接口的设计及其仿真

传统的串型扫描拓扑结构已经不能满足系统发展所要求的测试任务,随着边界扫描技术的飞速发展,IEEE 1149.7标准提出了支持星型拓扑扫描功能的TAP.7接口规范。重点对TAP.7接口的星型扫描技术进行了深入的研究,详细介绍了基于JTAG的具有星型扫描功能接口的设计原理,重点对此TAP.7接口进行了设计,并对共享DTS连接的拓扑技术分支选择和星型扫描功能进行了仿真验证。