意法半导体在DAC 2009大会上发布设计方法最新进展

分享到:


     全球领先的创新半导体公司意法半导体,携多篇独创论文和合著论文参加日前在加州旧金山举行的DAC 2009(设计自动化国际研讨会)。在复杂系统级芯片(SoC)的3D叠装、物理设计、系统级芯片设计和IC可靠性领域,意法半导体的设计方法与自动化取得众多新进展,成为关注重点。

       在DAC 2009“管理日”专题研讨会上,意法半导体中央CAD及设计解决方案部总经理Philippe Magarshack发布论文《3-D叠装:消费电子系统级芯片的发展机遇与趋势》,这篇论文探讨一项很有前景的3-D集成技术,具有更高的晶体管密度、更快的连接速度、异类技术集成、更低功耗和成本、更短的产品上市时间等优点,这项技术可望把摩尔定律发展势头延续到产业发展的下一个十年期。不过,3-D集成也需克服一些挑战:此项技术需要一系列新功能,包括制程、架构、设计方法和工具,以及在消费电子应用3-D芯片量产之前的测试解决方案的开发。


意法半导体还发布几份有关物理设计和系统级设计的论文,包括对架构级设计和功率估算技术的探讨,以及有关IP重用的设计自动化问题。


意法半导体的工程师在一篇论文中探讨在极短的期限内设计差异化系统级芯片衍生产品的必要性。该论文介绍设计创造向更高水平的抽象层的迁移方法,简要介绍ESL(电子系统级)设计方法,以解决半导体工业中日益增加的挑战性设计难题。此外,该论文还围绕功率性能和芯片面积两个主题探讨最佳的设计方案。


另外一篇论文将探讨意法半导体的工程师如何利用SPIRIT(在工具流程内封装、集成和复用IP所使用的结构)联盟的IP-XACT标准,通过设计自动化使IP被重新使用,为意法半导体(与飞思卡尔合作)的开发项目提供系统级芯片集成解决方案,以快速开发新系列的32位车用微控制器。


另一篇论文的主题是数字消费电子IC的设计效率的改进方法。意法半导体的工程师提出,让前工序设计人员创建架构级的系统级芯片,以便提前透析在设计获取阶段存在的潜在设计实现问题。


对于无线通信和固话应用,电源管理也是一个日益重要的问题。意法半导体工程师介绍一个架构级的功率规划和估算系统,以应对在便携产品中维护和延长电池使用周期所需克服的挑战。


意法半导体的工程师还在两篇论文中探讨测试和可靠性问题。一篇论文介绍用于多电压设计和ATPG(自动测试向量生成)的低功耗DFT(可测试性设计)流程。第二篇论文探讨能够降低EMI(电磁干扰)、创建非常稳健的车用IC设计的方法。
 

 

 

 
继续阅读
意法半导体推出支持高能效Power Delivery和PPS的参考设计 简化USB Type-C™电源适配器设计

中国,2021年2月26日——意法半导体推出了一个支持可编程电源(PPS)的 USB Type-C™Power Delivery 3.0参考设计,最大输出功率27W,在不连接充电线的情况下零功耗,可加快好用、小巧、高效的电源适配器设计。USB PPS有助于节省电能,减少设备充电时间和散热量,降低设备端的物料清单成本。

意法半导体推出功能完整的电能表评估板 集成低成本传感器和稳健的电隔离功能

中国,2021年2月25日——意法半导体新推出的电表评估板采用低成本的抗电分流传感器和先进的电流隔离技术实现出色的可靠性和鲁棒性,加快三相交流电能表设计,满足国际上最严格的电能表质量和精度标准。

意法半导体将在MWC 2021上海大会上展出业界领先的智能出行、电源和能源管理、物联网和5G解决方案

中国上海,2021年2月23日——横跨多重电子应用领域的全球领先的半导体供应商意法半导体(STMicroelectronics,简称ST;纽约证券交易所代码:STM)将在MWC 2021上海大会(2月23-25日)上,围绕“意法半导体,科技始之于你”主题,展示其行业领先的智能出行、电源与能源管理、物联网与5G半导体产品和解决方案。

意法半导体推出面向大众市场的 STM32WL LoRa®无线系统芯片系列产品

今天新推出的STM32WL型号包括基于Arm®Cortex®-M4内核和Cortex-M0 + MCU内核的双核STM32WL55。开发者可以完全开放和灵活地使用两个内核,双核架构可以有效地实现硬件隔离,增强网络安全性,应用更新无需重新认证设备,并增强射频和应用的实时性能。

意法半导体工业峰会2020将于12月2日在深圳举行

首届“意法半导体工业峰会2019”取得了巨大成功,赢得了包括公司高层、高级管理人员、商业伙伴和行业专家在内的900多名参会者的赞扬。作为一个业内重要的年度盛会,意法半导体工业峰会汇集了来自贯穿不同尖端技术的工业市场领域的领导者、专家和行业影响力者,为现有及新兴工业应用市场共同探索并加速开发下一代产品和解决方案。