请选择 进入手机版 | 继续访问电脑版
搜索
查看: 296|回复: 2

[原创] PCB板边缘的敏感线为何容易ESD干扰

[复制链接]

该用户从未签到

9

主题

26

帖子

0

蝴蝶豆

初级会员

最后登录
2020-5-18
发表于 2020-6-30 11:15:43 | 显示全部楼层 |阅读模式
[现象描述]
某接地台式产品,对接地端子处进行测试电压为6KV的ESD接触放电测试时,系统出现复位现象。测试中尝试将接地端子与内部数字工作地相连的 Y电容断开,测试结果并未明显改善。

[原因分析]
ESD干扰进入产品内部电路,形式多种多样。对于本案例中的被测产品来说,其测试点为接地点,大部分的ESD干扰能量将从接地线流走,也就是说ESD电流并没有直接流入该产品的内部电路,但是,处在IEC61000-4-2标准规定的ESD测试环境中的这个台式设备,其接地线长度在1m左右,该接地线将产生较大的接地引线电感(可以用1u H/m来估算),在静电放电干扰发生时(即图1中开关K闭合时),高的频率(小于1ns的上升沿)静电放电电流并不能使该被测产品接地点上的电压为零(即图1 中G点的电压在K闭合时并不为零)。这个在接地端子上不为零电压将会进一步进入产品内部电路。图1已经给出了ESD干扰进入产品内部PCB的原理图。

11.png

从图1中还可以看出,CP1:(放电点与GND之间的寄生电容),Cp2:(PCB板与参考接地板之间的寄生电容),PCB板的工作地(GND)和静电放电枪(包括静电放电枪接地线)一起形成了一条干扰通路,干扰电流为ICM。在这条干扰路径中,PCB板处在其中,显然PCB在此时受到了静电放电的干扰。如果该产品还存在其它电缆,这种干扰将更为严重。
干扰是如何导致被测产品复位的呢,经过仔细检查被测产品的PCB之后发现,该PCB板中CPU的复位控制线布置在PCB板的边缘,并且在GND平面之外,如图2所示。
再来解释一下为何布置在PCB边缘的印制线比较容易受到干扰,那应该从PCB板中的印制线与参考接地板之间的寄生电容谈起。印制线与参考接地板之间存在寄生电容,这个寄生电容将使PCB板中的印制信号线受到干扰,共模干扰电压干扰PCB中印制线原理图如图3所示。
从图3可以看出,当共模干扰(相对与参考接地板的共模干扰电压)进入GND后,会在PCB板中的印制线和GND之间产生一个干扰电压,这个干扰电压不但与印制线与PCB板GND之间的阻抗(图3中的Z)有关还有PCB中印制线与参考接地板之间的寄生电容有关。
假设印制线与PCB板GND之间的阻抗Z不变,则,当印制线与参考接地板之间的寄生电容越大时,在印制线与PCB板GND之间的干扰电压Vi越大,这个电压与PCB中的正常工作电压相叠加,将直接影响PCB中的工作电路。

22.png

33.png

显然,对于本案例中的电路设计,由于PCB中的复位信号线布置在PCB板的边缘并且已经落在GND平面之外,因此复位信号线会受到较大的干扰,导致ESD测试时,系统出现复位现象。

【处理措施】
根据以上的原理分析,很容易得出以下两种处理措施:
1、重新进行PCB布线,将复位信号印制线在PCB上左移,使其在GND平面覆盖的区域内,而且远离PCB板边缘,同时为了进一步降低复位信号印制线与参考接地板时间的寄生电容,可以在复位信号印制线所在的层(本案例为4层板,复位信号线布置在表层)上空余的地方铺上GND铜箔(通过大量过孔与相邻GND平面相连),如图5所示。

55.png

2、在受干扰的复位印制线上,靠近CPU复位管脚的附近并联一个电容,电容值可以选在100pf~1000pf之间。


回复

使用道具 举报

该用户从未签到

11

主题

643

帖子

19

蝴蝶豆

金牌会员

最后登录
2020-8-3
发表于 2020-6-30 11:28:54 | 显示全部楼层
谢谢分享!
回复

使用道具 举报

该用户从未签到

7

主题

251

帖子

0

蝴蝶豆

金牌会员

最后登录
2020-8-4
发表于 2020-7-2 11:15:51 | 显示全部楼层
谢谢分享
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

Archiver|手机版|小黑屋|论坛-意法半导体STM32/STM8技术社区

GMT+8, 2020-8-5 03:59 , Processed in 0.077405 second(s), 18 queries , MemCache On.

Powered by Discuz! X3.4

Copyright © 2001-2020, Tencent Cloud.

快速回复 返回顶部 返回列表