基于 ARM 内核的 32 位高级 MCU5 ?. [7 X8 g& P 前言 本参考手册面向应用开发人员, 提供有关使用 STM32H7x3 微控制器存储器与外设的完整信息。 ! h- [' L6 u; ~* d: o) B STM32H7x3 构成一个微控制器系列,各产品具有不同的存储器大小、封装和外设。 % R- v8 `1 a4 ^' S5 p 有关订购信息以及器件的机械与电气特性,请参见相应的数据手册。 8 u |7 M0 H: Q" z( v # u, ^1 }/ N) v, v6 Z- z 有关带 FPU 的 ARM® Cortex®-M7 内核的信息,请参见相应的 ARM 技术参考手册。 相关文档$ g2 E8 B+ B+ M9 m
% u: q4 g6 g( M 1.1 寄存器相关缩写词列表寄存器说明中使用以下缩写词:
本节简要介绍本文档中所用首字母缩略词和缩写词的定义:
1.3 外设可用性 & y( C) Y5 s. P+ g 有关各型号产品的外设可用性及数量信息,请参见特殊器件数据手册。 2 存储器和总线架构 2 f" E7 A7 I+ M 2.1 系统架构 & t6 h1 m# d$ P5 X) V+ Q3 W7 l 通过一个 AXI 总线矩阵、两个 AHB 总线矩阵和总线桥,可以将总线主设备与总线从设备实现互连,如表 1 和图 1 所示。 ( u( z9 A2 j2 ? 2.1.1 总线矩阵 D1 域中的 AXI 总线矩阵 7 \6 |. i! Z* S4 BD1 域中的多 AXI 总线矩阵为从多个主设备到多个从设备的并发访问提供保证和仲裁。这样可实现高速外设的高效同步运行。 仲裁采用带 QoS 功能的轮循调度算法。 2 k2 Y$ _/ c2 k$ U; `" ^9 SDTCM 和 ITCM(数据和指令紧密耦合 RAM)通过专用 TCM 总线直接连接到 Cortex-M7 内核。MDMA 控制器可通过 AHBS(特定的 CPU 从设备 AHB)访问 DTCM 和 ITCM。ITCM由 Cortex-M7 以 CPU 时钟速度(零等待周期)访问。 0 H+ F) {2 ]9 b2 s! y) V9 k有关 AXI 互连的更多信息,请参见 第 5 节:AXI 互连。 7 d2 v- u$ G1 |2 q' wD2 域和 D3 域中的 AHB 总线矩阵 9 ?+ c7 z+ K" w2 G* ~9 AD2 域和 D3 域中的 AHB 总线矩阵为从多个主设备到多个从设备的并发访问提供保证和仲裁。这样可实现高速外设的高效同步运行。 仲裁采用循环调度算法。 2.1.2 总线-总线桥 系统中具有大量的总线-总线桥,用于在不同总线类型的外设之间实现通信。 " F' w9 L, p) `. ID1 和 D3 域中的 AHB/APB 总线桥可将 APB3 和 APB4 上的外设分别连接到 AHB3 和AHB4。D2 域中的 AHB/APB 总线桥可将 APB1 和 APB2 上的外设连接到 AHB1。这些AHB/APB 总线桥提供完全同步接口,允许 APB 外设依靠与其所连接的 AHB 无关的时钟来运行。 " b' a" ~% L D3 fAHB/APB 总线桥还可将 APB1 和 APB2 外设分别连接到 DMA1 和 DMA2 外设总线,而无需通过 AHB1。 5 e8 ~& s8 i F# ?AHB/APB 总线桥可将 8 位/16 位 APB 数据转换为 32 位 AHB 数据,具体通过将 8 位/16 位APB 数据复制到 32 位字的三个高位字节/高位半字来实现。 AXI 总线矩阵在其从总线接口上集成 AHB/AXI 总线桥功能。图 1 中标记为 32 位的主设备接口上的 AXI/AHB 总线桥在矩阵外部。 Cortex-M7 CPU 从其 AHBS 从设备 AHB 提供 AHB/TCM 总线(ITCM 和 DTCM 总线)转换,以允许 MDMA 控制器访问 ITCM 和 DTCM。 5 G, A L7 _, c7 C/ ]0 X2.1.3 域间总线 D2-D1 AHB 该 32 位总线将 D2 域连接到 D1 域中的 AXI 总线矩阵。它使得 D2 域中的总线主设备能够访问 D1 域中的资源(总线从设备),以及通过 D1-D3 AHB 间接访问 D3 域中的资源(总线从设备)。 D1-D2 AHB 5 N) Z/ z/ C+ M& k% a3 L9 V该 32 位总线将 D1 域连接到 D2 域 AHB 总线矩阵。它使得 D1 域中的总线主设备能够访问D2 域中的资源(总线从设备)。 & N& K; C- O: p( M6 u- g @ 6 ~% e! |( M1 j$ A& G6 S7 _) d8 q5 g |