AN5024：如何利用STM32F413/F423系列SRAM的性能优势
! d* |0 K  @, X4 c5 h
1 d& V( {+ \+ `# y9 Z/ A. _3 s$ t数据摘要

0 G6 b$ |( e2 l% ]' g9 I前言
& s7 J' K; N6 n; k8 Q6 a在嵌入式设计中，对大量数据的需求不断增加。存储器（特别是RAM）已成为十分宝贵的资 源，了解该存储器的最佳使用方式是获得最佳性能的关键所在。 本应用笔记旨在帮助用户通过研究不同场景，从STM32F413/F423微控制器的更高SRAM性能 和更低功耗中获益。
  p1 C) R0 t% A) K主要目标是介绍架构设计和系统模块功能，可以对它们进行调整以优化应用。


; @1 i0 l0 l0 X5 y8 `. Z1 STM32F413/F423系统架构概述
优化系统性能的第一步是了解系统的高层架构。
图 1显示了STM32F4系列的简化框图。
) c0 @# s" [+ G: R% `
% K! d7 a9 g$ t: X% {! l

$ u( M; {' q# k0 |& N5 Q1 Q$ N' u1.1 STM32F413/F423内核总线
STM32F413/F423器件基于带有FPU（浮点单元）内核的Cortex®-M4内核，它使用哈佛体系 结构，结合存储器映射总线。
总线矩阵提供从主设备到从设备的访问，可实现并发访问和高效运行。
2 G; ^4 j# \3 I2 F% }! S% N* R• I-bus：内核用来从包含代码的存储器（内部闪存/SRAM）取指令的指令总线。
• D-bus：内核用来进行文字加载和对/从包含代码或数据的存储器（内部闪存/SRAM）进 行调试访问的数据总线。
; C7 i( P& H) Z+ N, O2 w• S-Bus：内核用来访问外设或SRAM中数据的系统总线。也可通过该总线取指令。该总线 的访问目标是内部SRAM，AHB 1外设包括APB外设和AHB2外设。
3 E9 B7 P8 J3 ~( V: \$ {# D/ m

* H5 g6 Z  z* v. p1 e+ q1.2 嵌入式SRAM
STM32F413/F423具有320 K字节SRAM。 该内置SRAM分为两块：
/ d1 L1 X5 ~7 s) Z• 映射到地址0x2000_0000的SRAM1，所有AHB主设备均可访问。
• 映射到地址0x2004_0000的SRAM2，所有AHB主设备均可访问。 在STM32F413/F423中，可按以下方式访问SRAM2：
& M- @5 `" `3 M) a5 O• 可通过I-Code总线取指令。通过D-Code总线执行数据访问。
• 可通过系统总线取指令和访问数据。
% `* M5 s# V. `• 数据访问是别名。指令访问不是别名。
独立总线在加载或存储指令时十分有用，因为可以同时取指令和访问数据，无需插入总线矩 阵仲裁。
9 C2 @4 b1 n+ j- t$ Z当SRAM2被映射到地址范围0x1000 0000至0x1000 FFFF时，CPU可通过I-bus和D-bus访问 SRAM2存储器。
系统总线的访问周期时间取决于访问类型：
• 系统总线数据访问不会增加内核的延时。
, @' a/ [; _; N% o& H• 指令访问会增加一个等待状态的内核延时。 将代码和数据存入两个SRAM块有助于提高并行能力和整体性能。
/ J2 y8 \' |- @0 ]+ ]/ B' i注： 对于典型应用，通过在SRAM2中插入关键代码和在SRAM1中插入数据和堆栈可获得最佳性 能。
) ?. v/ F6 t8 q1 f$ H1 K# v
1 {4 ?/ x" L3 I7 `5 r......................
* c1 d% j! m; K: w( w9 z" T
阅读更多内容，请下载文档
3 V' I% K7 l' |& ?下载地址1>>下载地址2>>    更多中文文档>>
" Z: e' S% J- L

5 n6 H+ y' P( T4 w( t5 R
8 ]' F3 g1 n' [9 z% U/ L